|
회로는 안정하다는 결론을 PSPICE 시뮬레이션을 통해 얻을 수 있다.
< 설계 및 시뮬레이션 토의 고찰 >
Feedback 회로 설계를 설계하는 설계 4과제는 주어진 회로도와 소자의 조건을 사용하여 , , , , 와 Feedback 회로를 ‘Breaking the loop’을 적용
|
- 페이지 6페이지
- 가격 4,000원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
cy(X 축) vs. Vout(Y 축) 을 확인하시오. (Vout Load 는 100pF)
< 설계 및 시뮬레이션 토의 고찰 >
Cascode를 설계하는 설계 2과제는 주어진 회로도와 소자의 조건을 사용하여 , , , , 의 값을 찾아내는 것이 중요하였다. MOSFET에 관한 식(, )과 CMOS 캐스코
|
- 페이지 5페이지
- 가격 4,000원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계의 목적으로 잘 설계가 되었다고 볼 수 있다.
특히, 적분기 회로에서 frequency가 높을 때엔 출력전압이 낮아지게 되고 frequency가 낮을 때엔 출력전압이 높아지게 되는 것을 확인하였다. 다른 말로 높은 frequency는 잘 통과시키지 않으며 낮은 f
|
- 페이지 4페이지
- 가격 4,000원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로도
(1)3진수 회로
(2)10진수 회로
(3) 최종 결과 회로
3.설계결과
10진수(3진수)
출력파형
ON
1(001)
2(002)
3(010)
4(011)
5(012)
6(020)
7(021)
8(022)
9(100)
4. TROUBLE SHOOTING
문제점
해결방안
회로의 복잡함으로 인한 가격,실용성 문제
☞ 더 간단한 회로를 구성
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2012.09.26
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
response(input dc level = 1.31V)와 직접 계산을 통해 설계한(MOSFET 포화식을 사용) frequency response(input dc level ≤ 1.96V)는 각각 드레인 전류를 설정에서 PSPICE 시뮬레이션은 MOSFET의 넓이, 길이 그리고 회로의 저항만 설정하였지만 직접 계산하여 설계한 회
|
- 페이지 4페이지
- 가격 4,000원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|