|
동작 확인
그림 2. Board 동작. 입력:0001_1111 그림 2. Board 동작. 입력:0000_0001
그림 2. Board 동작. 입력:0000_0011
입 력
출 력
A
B
C
F
0
0
0
Y0
0
0
1
Y1
0
1
1
Y3 1. 3:8 Decoder Verilog code 설계 및 구현
2. Testbench 설계
3. Simulation 결과
4. Genesys board 동작 확인
|
|
|
decoder 출력을 4개의 7-segment 에 ¼씩 시분할로 할당.
작업 순서
소스 코드 파악 및 예상 출력치 확인
주어진 스펙에 따른 알고리즘 구성
Verilog를 이용한 회로 구성하기
Pin 할당 하기
구현(Implement)하기
트레이닝 키트(COMBO-II) 동작시켜 보기
|
|
|
code[3:0]의 각 경우를 16to1MUX를 이용하여 연결하고, 이를 다시 상위 4bit인 opcode[7:4]의 각 경우로 나누어 16to1MUX를 이용하여 연결하면 최종 output이 출력된다.
실험을 대비하여 모듈을 코딩해보았다. ① Instruction Decoder 정의
② Instruction Decoder
|
|
|
code[7]
opcode[6:5]
opcode[4]
opcode[3:0]
instruction
0
10
0
14,15
pc_poff
1
0,1,2,3,10,14
pc_poff
11,12,13
pc_s
15
nop
1
0
14,15
pc_poff
1
0,1,2,3,10,14
pc_poff
11
pc_off
opcode를 4부분으로 나누어 정리하였고, 하위 4bit는 편의를 위해 decimal로 나타내었다.
이 decoder에서 고려되어야
|
|
|
Verilog Code를 이용하여 설계하였고 설계과정 중에서 오류도 많이 발생했고 여러 번의 수정을 거쳐 완성하게 되었다. MP3의 전체 알고리즘을 구현한 것은 아니지만 어느 한 부분을 설계해 봄으로써 MP3 전체의 구조를 공부하게 되었고 IMDCT라는 구
|
|
 |
coder/decoder
3장. 2절. 2 BPSK Modulator/Demodulator
3장. 2절. 3 Error Rate Calculation
3장. 2절. 4 Display
3장. 2절. 5 시뮬레이션 BER 값의 결과 비교
3장. 3절 소프트웨어 설계
3장. 3절. 1 Verilog Encoder
3장. 3절. 2 Hamming decoder
3장. 3절. 4 Hamming encoder tes
|
|
|
codeGal
그림4-4. MBDecodeGal
그림 4-5. IpolGal
그림4-6. Entropy Coding
그림 4-7. 1개의 I frame과 2개의 P frame으로 이루어져 있는 경우
그림 4-8. 1개의 I frame과 5개의 P frame으로 이루어져 있는 경우
그림 4-9. 1개의 I frame과 8개의 P frame으로 이루어져 있
|
|
 |
반도체 Test Engineer 직무를 수행하기 위해서 ①설계 프로젝트 경험 ②Simulation Tool 활용 ③회로 결함의 진단/분석 능력, 위 3가지 역량이 필요하다고 생각합니다.
첫째, 회로설계 프로젝트 경험입니다.
Verilog를 활용하여 RTL coding을 분석하고 시
|
|
메뉴펼치기
