X-OR

검색어 자동완성 닫기

고급 검색 X

고급 검색 열기

전문지식 27건

	디지털회로설계(X-OR,X-NOR,오픈컬렉터,버퍼인버터) 을 게이트 외부에서 접속해 주는 형태로 와이어 결합회로를 통해 AND나 OR 게이트 수를 줄일 수 있는 장점을 가지고 있지만 시정수의 증가로 스위칭 속도가 느리다는 단점도 있다. 3. 3-상태 버퍼/인버터의 특징 출력상태가 High 전압, Low 전압, Hi 디지털회로설계 X-NOR, X-OR 게이트, 디지털회로설계(X-OR,X-NOR,오픈컬렉터,버퍼인버터),	페이지 4페이지 가격 800원 등록일 2017.03.15 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	논리게이트 로 뒤에 OR 게이트가 이어지는 것 같이 동작합니다. 두 개의 입력이 모두 "거짓"인 경우에만 출력이 "참"이 되고, 그렇지 않은 경우는 모두 "거짓"입니다. ◆ 입력에 “1”이 존재하면 출력은“0”, 모든 입력이 “0”일 때만 출력이 “1” X Y S 0 전자, 논리게이트, 게이트, 전자 논리게이트, 논리게이트,	페이지 5페이지 가격 500원 등록일 2007.09.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	Term-project 7-Segment (설계보고서) 출력 값 도출 입력 값 A, B, C, D에 따른 출력 값 a, b, c, d, e, f, g의 타이밍 도 6) 브레드보드상 구현 게이트 수 필요 IC IC당 게이트 수 필요 IC 수 NOT 4개 74LS04 4개 8개 AND 29개 74LS08 4개 7개 OR 28개 74LS32 6개 1개 ※ 74LS86(X-OR)게이트와 74LS11(3AND)게이트를 텀 프로젝트 7 segment, term project Karnauh, Term-project 7-Segment (설계보고서),	페이지 32페이지 가격 4,000원 등록일 2011.07.06 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	S-DES의 구조와 암복호화 과정 설명 or연산 확장된 8비트 값(00101000)과 입력받은 Key1의 값을 x-or연산 한다. 얻어진 8비트 값을 다시 좌측부터 4 비트씩 2부분(1110 0101)으로 나누어 좌측 4비트는 S1-box에 다음 4비트는 S2-box의 연산에 쓰여진다. 4.S-box 연산 두 부분으로 나누어진 4비 정보보호 S-DES, 암호화 알고리즘 DES, S-DES의 구조와 암복호화 과정 설명,	페이지 34페이지 가격 1,000원 등록일 2003.10.16 파일종류 피피티(ppt) 참고문헌 없음 최근 2주 판매 이력 없음
	디지털회로 설계의 기초 5장 연습문제 풀이 OR with Register V : PLC N : Plastic DIP J : Ceramic DIP P : Programmable output polarity A : High sped B : Utra high speed 5.11 Xilinx, Altera 사에서 생산되는 FPGA와 CPLD들의 종류를 조사하시오. Xilinx Altera FPGA Virtex Series Virtex™-5 Virtex-4 Virtex-II Pro / X Platform FPGA Virtex-II Platfo 경북대 논리회로, 전전컴 디지털회로, 디지털회로 설계의 기초 5장 연습문제 풀이,	페이지 6페이지 가격 1,300원 등록일 2007.12.01 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음

전문지식 전체보기