|
실험 보고서
1. 실험 제목 : Quartus 설치, 4비트 덧셈기
2. 실험 목표
모의실험의 중요성을 이해하자.
빠른 설계, 빠른 검증
Quartus 설치방법과 사용법을 익히고 4비트 덧셈기를 구현하자.
3. 관련 이론
Altera simulation tool의 사용방법
MAX+PLUSⅡ
|
- 페이지 4페이지
- 가격 1,600원
- 등록일 2015.02.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
<Quartus II 사용법 및 Verilog HDL 4bit adder>
1. 실험 제목 : Verilog HDL을 이용한 가산기 설계
2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.
<Verilog HDL>
Ver
|
- 페이지 12페이지
- 가격 6,300원
- 등록일 2015.08.25
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Quartus2, altera, HBE-combo2이용한 piezo구현(핀설정완벽)
|
- 페이지 2페이지
- 가격 5,000원
- 등록일 2008.12.29
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Quartus로 다이어그램을 그리면 다음과 같다.
And-or 게이트와 달리 기존 and logic 3 개와 output 에 연결되는 or 를 모두 nand 게이트로 바꿨다. 앞과 동일한 함수를 다른 logic 를 사용해 표현 한 것이다. 1. introduction
2. 2 level and-or gate
2.1. truth table
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2020.11.23
- 파일종류 아크로벳(pdf)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Digital Watch
Tool : Altera QuartusⅡ
Device family : CycloneⅡ
Device : EP2C50F672C6
Hardware : Altera DE2 Board
- 목표 -
vhdl을 활용하여 디지털 시계(Digital watch)를 설계한다.
- 기능 -
1. 일반적인 시계 기능 : 셋팅 가능.
2. 알람 기능 : 해당 설정 시간에
|
- 페이지 21페이지
- 가격 4,000원
- 등록일 2012.08.14
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|