|
Level, Layout Level의 과정을 거쳐 하나의 SOC를 제작하는 것이 주 내용이 될 것이다. sep.1weeks C를 통한 알고리즘 구현
spp.4weeks Verilog HDL을통한 RTL LEVEL 구현
oct.1weeks Design Compiler를 통한 Gate LEVEL 구현 및 SOC chip design
nov.3weeks Backend 설계, 평가
|
|
|
<Quartus II 사용법 및 Verilog HDL 4bit adder>
1. 실험 제목 : Verilog HDL을 이용한 가산기 설계
2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.
<Verilog HDL>
Ver
|
|
|
Digital Filter Design Using Matlab & Verilog
Fdatool (Filter Design & Analysis Tool) 실행
╋━━━━━━━━━━─────────………………
필터를 설계하기 위해 Fdatool 을 실행시킨다.
Start > Toolboxes > Filter Design > Filter Design & Analys
|
|
|
VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및 제작, 시뮬레이션으
|
|
|
Verilog를 이용하여 구현해 보는 것이었다. 일단 Cosine의 값을 정규화 시키는 알고리즘 구현을 이해하는 것이 생각보다 쉽지 않았다. 그리고 Main 알고리즘인 IMDCT를 기준으로 Rom과 Ram 그리고 ALU가 서로 상호작용을 하여 입력데이터 값에 대한 출
|
|
 |
Verilog encoder
<표4-1. Verilog encoder>
module hamm_enc(in,out,reset);
input [7:0] in;
output [11:0] out;
input reset;
reg [11:0] out;
integer i, j;
always@(in or reset) begin
if(reset)
out = 0;
else begin
i=0; j=0;
while((i<11)||(j<7)) begin
while(i==0||i==1||i==3||i==7)
begin
out[i]=0
|
|
|
설계 동기와 목적
전체 시스템 블록도 및 계층도
LCD display
LED/7 Segment display
하드웨어 설계 통합
단위 모듈 테스트
H/W 구현 및 외관 제작
결론 설계 동기
|
|
 |
Verilog HDL이라는 프로그램에만 집중하는 것을 알았습니다. 그래서 저는 한백전자에서 제공하는 H/W인 FPGA를 스스로 분석하고 S/W를 결합하기로 했습니다. 주제는 System Clock과 분주비를 이용하여 Swithcing Time을 조절하고, 그에 따른 전류가 흐르는
|
|
 |
심분야 [200자]
정보과학을 전공하며 임베디드 소프트웨어 전반에 걸친 지식을 쌓을 수 있었습니다. 무선통신센서네트워크를 통한 센서 및 모터 제어기술, Verilog HDL을 이용한 반도체 설계에 관심을 두고 공부하며 SW개발자로서의 역량을 기를
|
|
 |
반도체 Test Engineer 직무를 수행하기 위해서 ①설계 프로젝트 경험 ②Simulation Tool 활용 ③회로 결함의 진단/분석 능력, 위 3가지 역량이 필요하다고 생각합니다.
첫째, 회로설계 프로젝트 경험입니다.
Verilog를 활용하여 RTL coding을 분석하고 시
|
|
 |
. FA팀에서 현장교육을 받으면서 MPEG 표준을 이용한 동화상 처리 기술과 이미지 센서의 기본적인 특성과 설계 방법에 대해 배울 수 있었습니다. 또한 JPEG 알고리즘을 Verilog HDL로 구현함으로써 하드웨어적인 감각도 키울 수 있었습니다.
|
|
 |
로봇의 동작 등을 Verilog로 작성하는 과정에서 RTL 설계 역량을 길렀습니다. 또한 SoC설계 과목을 수강하며 쌓은 SoC Bus 프로토콜에 대한 이해를 바탕으로 C 및 Assembly 언어를 이용한 자율주행용 SoC 설계 프로젝트를 진행한 경험이 있습니다.
|
|
메뉴펼치기
