디지털실험 - 실험 10. 4-Phase clock 발생기 예비

소개글

디지털실험 - 실험 10. 4-Phase clock 발생기 예비에 대한 보고서 자료입니다.

목차

1. 실험 이론
2. 실험 방법
3. 문제
4. 시뮬레이션 및 고찰

본문내용

서 처음 Low값을 출력, 그 이후에 80.0~150.0ns까지 High값을 출력.
Y1의 경우 - 10.0~20.0ns에서 처음 Low값을 출력, 그 이후에 20.0~90.0ns까지 High값을 출력.
Y2의 경우 - 50.0~60.0ns에서 처음 Low값을 출력, 그 이후에 60.0~130.0ns까지 High값을 출력.
Y3의 경우 - 30.0~40.0ns에서 처음 Low값을 출력, 그 이후에 40.0~110.0ns까지 High값을 출력.
시작되는 구간은 모두 달랐지만, 모두 총 8구간을 한 주기로 하는 파형이 나왔으며, 1Low, 7High의 파형을 보여주었다. 여기서 알 수 있는 점은 4개의 파형이 서로 번갈아가면서 Low값을 출력한다는 점인데, 이것이 바로 4상 클럭(4-Phase Clock)이다.
3) 오실로스코프를 에 동기 시키고 채널 A에 을 연결한 후 에 대하여 각 파형을 그려보아라.회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 74139의 입력 A를 출력 Y0와 연결한 회로이다. 결과값을 분석해보면
Y0의 경우 - 계속해서 High값을 출력.
Y1의 경우 - 10.0~20.0ns에서 처음 Low값을 출력, 그 이후에 20.0~70.0ns까지 High값을 출력, 다시 70.0~80.0ns에서 두 번째 Low값을 출력, 그 이후에 80.0~90.ns까지 High값 출력.
Y2의 경우 - 계속해서 High값을 출력.
Y3의 경우 - 30.0~40.0ns에서 처음 Low값을 출력, 그 이후에 40.0~50.0ns까지 High값을 출력, 다시 50.0~60.0ns에서 두 번째 Low값을 출력, 그 이후에 60.0~110.ns까지 High값 출력.
Y0, Y2의 경우 계속해서 High값을 출력하였고, Y1, Y3는 시작되는 구간은 다르지만 총 8구간이 한 주기인 파형이 나왔다.
4) <그림 10-3>과 같은 파형이 나타나도록 <그림 10-2>의 회로를 변화시키고 측정하라. 회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 실험 1의 회로를 수정하여 파형을 출력하는 실험인데, 시뮬레이션을 구동한 후 위의 회로가 3상 클럭(3-Phase Clock)을 구현하는 회로라는 것을 알 수 있었다. 결과를 보면 알 수 있듯이, 클럭에서 High값이 입력되면 와 에서 번갈아가면서 High값을 출력한다는 것을 알 수 있다.
의 경우 - 10.0~20.0ns에서 처음 High값을 출력, 그 이후에 20.0~50.0ns까지 Low값을 출력, 다시 50.0~60.0ns에서 두 번째 High값을 출력. 총 4구간을 한 주기로 하는 파형이 출력됨을 알 수 있다.
의 경우 - 30.0~40.0ns에서 처음 High값을 출력, 그 이후에 40.0~70.0ns까지 Low값을 출력, 다시 70.0~80.0ns에서 두 번째 High값을 출력. 총 4구간을 한 주기로 하는 파형이 출력됨을 알 수 있다.
와 모두 4구간을 한 주기로 하는 파형을 출력했으며, 클럭값에 따라 서로 번갈아가며 High 값을 출력하는 3상 클럭(3-Phase Clock)이다.

키워드

디지털실험,   전기공학,   전자공학