전자회로실험 공통-에미터 증폭기 실험 (PSpice 첨부) 레포트

소개글

전자회로실험 공통-에미터 증폭기 실험 (PSpice 첨부) 레포트에 대한 보고서 자료입니다.

목차

1. 실험 목표

2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개

3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과

4. 실험
4-1 실험 준비물
4-2 실험 과정
4-3 실험 결과

5. 참고문헌

본문내용

따라 전압이득 Av는 다음과 같이 결정된다.
⑦ 부하저항의 영향
- 부하 RL이 결합 커패시터 C2를 통해 증폭기 출력에 연결되었을 때, 신호 주파수에서 컬렉터 교류저항은 컬렉터 직류저항 RC와 RL의 병렬저항이 된다. 즉, 컬렉터 교류저항 RC는 다음과 같다.
- 에미터 공통 교류증폭기의 전압이득의 크기 Av=Rc/r\'e이므로 만일 RL<>RC 이면 Rc=RC 이므로 부하의 연결은 증폭기 이득에 거의 영향을 주지 않는다. 따라서 컬렉터 직류저항 RC보다 작은 부하저항 RL이 결합되는 경우, 전압이득이 감소하게 됨을 알 수 있다.
3. 공식
베이스 - 콜렉터 전압이득
(1)
(2) (정상적인 회로)
(3) (무부하시)
(4) (바이패스 커패시터가 없는 경우)
트랜지스터의 교류 에미터 저항
(5)
직류해석
(6)
(7)
(8) (βdc가 클 경우, IC = IE)
(9)
(10)
3. 실험
3-1 실험부품
저항 : 100Ω, 330Ω, 1KΩ, 4.7KΩ, 10KΩ
커패시터 : 1uF, 47uF, 100uF
트랜지스터 : 2N3904
3-2 실험절차 ①
1. P. 72의 그림 9-3의 회로를 구성한다.
2. 그림 9-3 회로에 대한 DC 파라미터들을 계산하고 측정하여 기록한다,
3. 입력파형과 출력파형을 오실로스코프로 측정한 후 도시한다.
4. 바이패스 커패시터 C2를 제거하였을 때의 출력파형을 측정한 후 출력파형을 도시한다.
5. C2를 100uF 바이패스 커패시터로 대치시킨 후 출력파형을 측정한 후 도시한다.
6. RE1을 단락시켰을 때의 출력파형을 측정한 후 도시한다.
7. RE1을 1KΩ으로 대체한 후, 출력파형을 도시한다.
8. RL을 단락시켰을 때의 출력파형을 측정한 후 도시한다.
9. RL을 1KΩ으로 대체한 후 출력파형을 도시한다.
4. PSpice 시뮬레이션 회로도 및 결과
① 그림 9-3의 결과
※ Vout = 대략 1.38V정도 나오는 모습입니다.
② 바이패스 커패시터를 제거하였을 때의 결과
※ Vout = 대략 327mV정도 나오는 모습입니다.
③ 바이패스 커패시터를 100uF으로 대치하였을 때의 결과
※ Vout = 대략 1.37V정도 나오는 모습입니다.
④ RE1을 제거하였을 때의 결과
⑤ RE1을 1KΩ으로 대치하였을 때의 결과
⑥ RL을 제거하였을 때의 결과
※ Vout = 대략 1.5V정도 나오는 모습입니다.
⑦ RL을 1KΩ으로 대치하였을 때의 결과
※ Vout = 대략 775mV정도 나오는 모습입니다.
5. 데이터 시트
※이번에 사용한 소자는 트랜지스터 2N3904입니다.
6. 실제 실험 결과
① P. 72 표 9-1의 회로 실험 결과
파라미터
계산값
측정값
% 에러
VB
3.82V
3.74V
2.09%
VE
2.7V
3.05V
12.9%
VC
6.2V
5V
19.3%
IE
5.8mA
7mA
20.6%
re
4.31Ω
② [P. 73] 3. 입력파형과 출력파형을 오실로스코프로 측정
CH 1
CH 2
파라미터
Vin
Vout
VOLT/DIV
312mV
2.48V
TIME/DIV
999us
1ms
③ [P. 73] 4. 바이패스 커패시터 C2를 제거하였을 때의 출력파형을 측정
CH 1
CH 2
파라미터
Vin
Vout
VOLT/DIV
312mV
632mV
TIME/DIV
1ms
1ms
④ [P. 73] 5. 100uF 바이패스 커패시터로 대치시킨 후 출력파형 측정
CH 1
CH 2
파라미터
Vin
Vout
VOLT/DIV
320mV
2.58V
TIME/DIV
1ms
1ms
⑤ [P. 74] 6. RE1을 단락시켰을 때의 출력파형을 측정
CH 1
CH 2
파라미터
Vin
Vout
VOLT/DIV
80mV
8.8V
TIME/DIV
X
1ms
⑥ [P. 74] 7. RE1을 1KΩ으로 대체한 후 출력파형 측정
CH 1
CH 2
파라미터
Vin
Vout
VOLT/DIV
320mV
272mV
TIME/DIV
677us
679us
⑦ [P. 74] 8. RL을 단락시켰을 때의 출력파형 측정
CH 1
CH 2
파라미터
Vin
Vout
VOLT/DIV
316mV
2.82V
TIME/DIV
1ms
1ms
⑧ [P. 75] 9. RL을 1KΩ으로 대체한 후 출력파형을 측정
CH 1
CH 2
파라미터
Vin
Vout
VOLT/DIV
316mV
1.4V
TIME/DIV
1ms
1ms
⑨ [P. 75] 10. 위의 실험 결과를 바탕으로 표 작성하기
Vin
Vout
측정이득
계산이득
% 에러
단계 3
312mV
2.48V
7.94
7.9
0.5%
단계 4
312mV
632mV
2.02
2.1
3.8%
단계 8
316mV
2.82V
8.92
9.58
6.88%
※ 실험 결과 설명
- 우선, 총 7개의 출력파형은 모두 미리 예비 보고서를 작성하면서 실시했던 PSpice 시뮬레이션과 매우 흡사하게 출력되었다.
- VOLT/DIV는 오실로스코프 상에서 피크 대 피크이며, TIME/DIV는 주기를 뜻한다.
- 측정이득은 Vout과 Vin의 비(Vout / Vin)를 나타낸 것이며, 계산이득은 P.71의 베이스 - 콜렉터 전압이득에 따라서, 단계3은 정상회로, 단계4는 바이패스 커패시터가 없는 경우, 단계8은 무부하시 공식을 사용했다.
- 실험 결과와 이론값의 오차가 5%이상 조금 많이 난 이유를 생각해보면, VE 값과 VC의 계산값을 구할 때, 측정해야하는 값 VBE와 IC, RC가 필요한데, 이 과정에서 제대로 측정이 안 됐을 가능성이 크다.
-또한, 저항의 오차범위와 저항의 마모, 브래드 보드의 불확실성, 멀미미터의 불확실성을 생각해볼 수 있었다.
- 저항의 4번째 컬러코드는 금색으로 모두 오차 범위 ±5%를 내포하고 있었다. 즉, 이 저항은 완벽하게 떨어지는 값이 아니므로 오차가 났을 가능성이 있는 것이다.
- 우리 조가 사용한 브래드 보드는 3년 전부터 꾸준히 사용해온 보드로, 모든 전자기기가 그렇듯 마모가 되어 제대로 된 값이 도출되지 않았을 가능성이 있다.
8. 참고문헌
전자회로실험 P.69~83
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/

키워드

Pspice,   기초전자실험,   전자회로실험,   공통-에미터 증폭기,   에미터,   증폭기