[A+] 연산 증폭기 가산기, 미분기, 적분기 회로 예비보고서

소개글

[A+] 연산 증폭기 가산기, 미분기, 적분기 회로 예비보고서에 대한 보고서 자료입니다.

목차

1.실험 목표
2.실험 회로
3. 실험 장비 및 부품 리스트
4. Pre-Lab(예비 실험)

본문내용

1. 실험 목표
연산증폭기를 이용한 가산기, 미분기 및 적분기 회로를 구성, 측정 및 평가해서 연산증폭기 연산 응용 회로를 이해

2. 실험 회로
A. 연산증폭기 연산 응용 회로

(a) 가산기

(b) 미분기

(c) 적분기
그림 6.1. 연산증폭기 연산 응용 회로
3. 실험 장비 및 부품 리스트
A. 공통
NI ELVIS II
MultiSim (혹은 SPICE와 같은 회로 시뮬레이터)
PC : NI MultiSim과 ELVIS II 용도
B. BJT 공통 이미터 증폭기 회로 실험
OP-AMP LM741CN: 1개
저항: 100 1개, 1k 6개, 2.2 k 3개, 4.7 k 1개, 10k 3개, 100k 1개

4. Pre-Lab(예비 실험)
A. 기본 이론 조사
(1) 연산 증폭기를 이용한 가산기(덧샘기)에 대해서 설명하시오.

V1, V2는 입력 전압이고 Vout은 출력 전압입니다. 아래 위는 전원 전압입니다. 입력되는 양단의 전압은 같고 임피던스가 무한대로 안쪽으로 흐르고 전류는 흐르지 않는 것이 연산증폭기의 특징입니다.

전류의 방향을 정하고 저항은 모두 같기 때문에 Va,Vb는 각각 폐회로의 평균 전압이고 연산 증폭기의 원리에서 입력 양단의 전압은 같아서
이런 식이 나옵니다. 가산기의 경우 전압이 반전되지 않으므로 비반전 가산기라고도 불립니다.

키워드

연산 증폭기 가산기,   미분기,   적분기 회로