(A+) 아날로그회로실험및설계 Ideal Op-Amp의 특성 실험 보고서

소개글

(A+) 아날로그회로실험및설계 Ideal Op-Amp의 특성 실험 보고서에 대한 보고서 자료입니다.

목차

1. 실험목표
2. 관련이론
3. 데이터시트
4. 실험
5. 실험결과
6. 오차 및 분석

본문내용

범위를 벗어난 부분의 출력은 잘려서 나타나진다.
※ 실제로 PSpice 시뮬레이션을 실행한 모습 ※
- 위 사진은 +VCC엔 +5V, -VCC엔 접지(0V)를 인가하였다.
- 주황 그래프는 출력, 초록 그래프는 입력이다.
- 출력(주황) 그래프는 증폭이 되어 출력되었으나, 최대 전압 5V 그리고 최소 전압 0V를 넘지 못 하고 Clipping 되어 버린 모습이다.
(3) 반전, 비반전
- 입력 신호를 + 단자에 넣으면, 입출력 신호의 위상을 동일
- 입력 신호를 - 단자에 넣으면, 입력 신호가 반전
- 그러므로, +단자는 비반전입력, -단자는 반전입력이라고 부른다.
Ideal Op-Amp(이상적인 연산 증폭기)의 특징이란?
1) 전압 이득은 무한
- 전압이득이 무한대인데, 출력 전압이 한정적이기 위해서는 Vi의 값이 0이어야 말이 된다. 그러므로 두 입력 단자 사이에 전위차는 없다.
2) 입력 임피던스(Ri)가 무한대
- 앞서 설명했듯이, 두 입력단자의 전위차를 증폭하는 역할이 연산 증폭기인데, 이를 다시 생각해보면 입력저항(임피던스)에 걸리는 전압은 곧 두 입력단자의 전위차를 나타내므로, 입력 저항에 걸린 전압을 증폭하는 것이라고 생각해도 무방하다.
- 그럼 다시 생각해보면, 두 입력단의 전위차가 전부 다 입력 저항에 걸려야 한다는 말인데 .. 그러기 위해서는 입력 저항의 값이 무한대로 커서 주변의 다른 저항에 영향을 받지 않도록 해야 한다는 말이다.
- 입력 저항의 크기가 매우 크면 즉, 무한대의 입력 저항 값을 갖게 된다면, 거의 전부의 전압이 이 저항 쪽으로 걸리게 될 것이다. 또한, 입력 저항값이 무한대이므로, 입력 단자 두 개로 들어가는 전류는 0이 된다.
3) 출력 저항의 값은 0
- 증폭된 전압이 출력 저항을 지나면서 일어나는 전압 강하를 최소화해야하기 때문에, 일반적으로는 매우 작은 크기의 저항값을 가진다.
- 그러므로 이상적인 연산 증폭기의 출력 저항값은 0이라는 조건이 붙는다.
4) 이상적인 연산 증폭기의 기타 특성들
3. 실험
4. 데이터 시트(LM741, LM324)
5. 실험 결과
case 1) LM741
실험1-1) Input Voltage가 0일 때 Output Offset Volatage 측정하는 사진
- 결과적으로 약 40mV의 전압이 측정되는 모습
실험1-2) Closed-Loop Gain 계산
- R2/R3 = 10
실험1-3) Input Offset Voltage계산
- Vos/ACL = 40/10 = 4mV
실험2-1) R3 저항 양단의 전압 Va와 R1 저항 양단의 전압 Vb를 측정하는 사진
- Va = 4.7mV, Vb = 4.2mV 가 측정되었다.
실험2-2) Bias Current의 측정값 계산
- IB1 = 4.7/100k , IB2 = 4.2/100k
- 평균은 약 40nV
실험2-3) Bias Current의 이론값과 측정값 비교
- 이론값은 약 80nV이고, 측정값은 약 40nV가 측정되었다.
실험3-1) Scope를 이용하여 Vi와 Vo의 파형을 비교·분석하는 사진
실험3-2) Output Voltage의 Vp-p(V)를 측정하고, Output Voltage가 다른 상태로 Switching되는데 걸리는 시간(t)를 측정.
- V : 13.6V , t : 27.33usec
실험3-3) 절차 2번으로 부터 다음의 Slew Rate를 계산.
- V/t = 13.6/27.33 = 약 0.49V/us
case 2) LM324
실험1-1) Input Voltage가 0일 때 Output Offset Volatage 측정하는 사진
- 결과적으로 약 5mV의 전압이 측정되는 모습
실험1-2) Closed-Loop Gain 계산
- R2/R3 = 10
실험1-3) Input Offset Voltage계산
- Vos/ACL = 5/10 = 0.5mV
실험2-1) R3 저항 양단의 전압 Va와 R1 저항 양단의 전압 Vb를 측정하는 사진
- Va = 5.5mV, Vb = 5.7mV 가 측정되었다.
실험2-2) Bias Current의 측정값 계산
- IB1 = 5.5/100k , IB2 = 5.7/100k
- 평균은 약 50nV
실험2-3) Bias Current의 이론값과 측정값 비교
- 이론값은 약 80nV이고, 측정값은 약 50nV가 측정되었다.
실험3-1) Scope를 이용하여 Vi와 Vo의 파형을 비교·분석하는 사진
실험3-2) Output Voltage의 Vp-p(V)를 측정하고, Output Voltage가 다른 상태로 Switching되는데 걸리는 시간(t)를 측정.
- V : 12.6V , t : 23.0usec
실험3-3) 절차 2번으로 부터 다음의 Slew Rate를 계산.
- V/t = 12.6/23.0 = 약 0.54V/us
6. 오차 및 분석
- 이번 실험에서는 실험 결과가 예상 이론값과 거의 유사하게 나왔고, 파형도 반전되어 잘 나왔다.
밑은 내가 생각한 오차가 나는 이유들이다.
- 첫째로, 소자의 불확실성이다. 이번 강의에 사용한 소자는 우리 학교 랩실 인원들 뿐만 아니라, 아날로그 강의를 듣는 우리 학생들 모두가 쓰는 소자이다. 그러므로, 여러 학생들이 공유하는 소자이기 때문에 그 학생들이 소자를 사용하면서 본인들도 모르게 내부의 회로를 태우거나 고장냈을 확률이 존재한다. (실제로, 우리 조는 완벽히 회로 구성을 했는데도 결과값이 나오지 않자, 회로는 그대로 둔 상태에서 소자만 교체했는데 제대로 된 결과값이 나왔다.)
- 둘째로, 점퍼선(와이어)에서도 저항은 존재한다는 것이다. 그러므로 전류가 그 점퍼선(와이어)을 이동하면서 자연스럽게 그 점퍼선 상에 있는 자그마한 저항의 영향을 받기 때문에 시뮬레이션의 결과처럼 이상적이론적 결과는 현실적으로는 불가능하기 때문에 오차가 생긴 것이라고 생각한다.
- 셋째로는, 점퍼선(와이어)의 결함이라고 생각한다.
소자와 소자 사이를 이을 때, 우린 보통 래핑 와이어를 사용하는데, 절연 소자로 감싸져있는 와이어 속이 미세하게 끊어져 있을 수도 있고, 또는 납땜하는 과정에서 미세하게 전류가 통하지 않게 납땜을 했을 가능성 또한 배제할 수 없다고 생각한다.

키워드

전자과,   전자공학부,   전자공학과,   Op-Amp,   캡스톤디자인,   캡스톤,   텀프로젝트,   아날로그회로,   LED제어,   ISP,   Ideal Op-Amp