PLC O/S 알고리즘과 명령어 처리 구조

목차

1. 서 론

2. LADDER Program 및 Code 변환
2.1 LADDER Program 작성
2.2 Code 변환
2.3 LADDER Program 전송

3. PLC H/W 구조

4. PLC O/S 알고리즘 구조

5. HLS의 하드웨어 구조

6. PLC 프로그램 내부처리 과정

7. 결론

본문내용

낸다. 또한 입력 Unit로 부터 Data을 읽어 Data Memory에 저장한다.
7. 결론
소형 PLC(접점용량:16∼300Point)에서는 Main CPU가 LADDER 명령어를 소프트웨어적으로 해석하고 수행하는 기능을 포함하고 있으나 이에 따른 수행시간이 소형 PLC의 성능을 좌우하지는 않는다. 그러나 중대형(접점용량:500Point이상)의 PLC에서는 수행하여야 할 명령어 Step수가 증가하게 되고, 이 경우에는 그 수행시간이 PLC의 성능을 좌우하게 된다.
그러므로 중대형 PLC 이상에서는 LADDER 명령어 수행을 위한 전용의 Processor가 필요하며 HLS가 LADDER명령어의 일부분(기본 명령)을 고속으로 해석, 수행하고 있음을 설명하였다. 특히 Pipe Line 구조로 하여 일반 HLS에 비하여 그 속도를 3배 향상시킬수 있었다. 한편 BTI 명령어들은 Polling 방식에 의하여 Micro- Processor가 소프트웨어적으로 처리하며, 산술연산 명령어 및 응용 명령어는 처리속도를 향상시키기 위해 어셈불러로 Coding하여 처리한다.
8. 참고문헌
[1] IEC, IEC 1131-1 General Information, IEC 1131-3
Programming Language
[2] 권욱현, 변대규 프로그램머블 콘트롤러 전기학회
지, vol 37, no 4, 1988년 4월
[3] 포스콘 "CPU Programming manual" POSFA PLC
매뉴얼, 1994년
[4] Mitsubishi, CPU Progrmming manual,
MELSEC PLC A-series
[5] Allen-Bradley, Automation systems
[6] GE Fanuc, Automation Series 90-70
[7] Siemens, SIMATIC S5 Programmable Controllers, 1992
[8] Telemechanique, Programmable Control and
Automation Products, 1994
[9] G. Michel, Progrmmable Logic
Controllers-Architecture and Applications. New
York: Wiley, 1990
[10] Jong-il kim, Jaehyun Pack and Wook Hyun
Kwon "Architecture of a ladder solving processor
for programmable controllers "Microprocessors and
Microsystems", Vol. 16, No.7, 1992
[11] Albert Falcione and Bruce H. Krogh "Design
Recovery for Relay Ladder Logic" IEEE Control
systems, 1993
[12] Colin D. Simpson "Programmable Logic
Controllers" Regents/Prentice Hall, Englewood
Cliffs, N.J., 1994

키워드

plc o/s,   알고리즘,   명령어 처리구조,   LADDER Program 및 Code 변환,   LADDER Program 작성,   PLC O/S 알고리즘 구조