목차
1) RTL (Resistor-Transistor Logic)
2) DCTL (Direct Coupled Transistor Logic)
3) I2L (Intergrated Injection Logic)
4) DTL (Diode-Transistor Logic)
5) TTL (Transistor-Transistor Logic)
6) Schottky TTL (Schottky Transistor-Transistor Logic)
7) ECL (Emitter Coupled Logic)
2) DCTL (Direct Coupled Transistor Logic)
3) I2L (Intergrated Injection Logic)
4) DTL (Diode-Transistor Logic)
5) TTL (Transistor-Transistor Logic)
6) Schottky TTL (Schottky Transistor-Transistor Logic)
7) ECL (Emitter Coupled Logic)
본문내용
름이다.
는 위상 반전기(Phase Shifter)이며 증가시는 증가하나 는 감소한다.
는 가 포화시 가 동시에 turn-on되는 것을 방지한다.
부분을 능동 풀업(Active Pull Up Part)이라 한다.
의 역할은 TR의 on-off시 과도전류 또는 스파크 제한이 목적이다.
② Open Collector Output
그림에서와 같이 Totem pole형에서 능동 풀업부분이 빠진 것이다. 따라서 출력을 얻고자 할 때는 전원 전압과 의 콜렉터 사이에 풀업저항을 달아야 한다.
※ Wired AND Gate
개방 콜렉터 TTL 게이트의 출력을 서로 연결하여 하나의 풀업저항에 연결하면 각 게이트 출력의 AND 논리 기능이 수행되는데, 이를 Wired AND Logic이라고 하며, 회로도, 물리적 연결 그리고 Symbol은 다음과 같이 표시한다.
③ Tri-State Output
Disable A
Y
0 0
0 1
1 X
1, High level
0, Low level
Z, High Impedance
Totem-pole 게이트는 Wired-AND 기능을 수행하지 못하고, 개방 콜렉터의 Wired-AND Logic은 전력소모가 지나치게 많아 이를 개선하는 방안으로 개방 콜렉터 TTL의 속도 전력곱의 손실을 보전하고 Totem-pole형 출력단을 이루며Wired-AND Logic을 수행할 수 있도록 제어단자를 추가한 Totem-pole형 TTL로서 제어단자의 제어값에 따라 출력이 High, Low, Hi-Z의 3상태로 나와 3상태출력 TTL이라한다. 위의 그림은 3상태 인버터(Tri-state Inverter)의 기호와 진리표이다.
이름
약자
전파지연(㎱)
전력소비(㎽)
속도전력곱(pJ)
Standard TTL
7400
10
10
100
Low Power TTL
74L00
33
1
33
High Speed TTL
74H00
6
22
132
Schottky TTL
74S00
3
19
57
Low Power Schottky TTL
74LS00
9.5
2
19
6) Schottky-clamped TTL
아래 그림은 Schottky-clamping된 트랜지스터를 사용한 TTL 게이트의 회로도이다. 이 게이트에서는 스위칭속도를 더욱 빠르게 하기위하여 TTL의 회로에 사용된 저항보다 더 작은 값의 저항을 사용하였다. TTL회로와 비교할 때 두가지의 변경된 부분이 있다. 저항 의 위치에 트랜지스터 를 도입하였고, 다이오드 을 사용하는 대신에 트랜지스터 와 를 Darlington구성으로 사용하였다. 이와 같은 구성에서는 저항 를 통한 전류의 변화가 트랜지스터 를 통하여 증폭되고 이어서 트랜지스터 를 통하여 다시 증폭되므로 Pull-Up 속도를 늘일 수 있게 된다. 트랜지스터 의 베이스-콜렉터 접합은 항상 역방향으로 Bias되어 있으므로 이 트랜지스터에는 Schottky-clamping이 필요치 않게 된다. 또 트랜지스터 베이스에는 저항를 연결하여 off동작시 베이스 전류가 역류할 수 있는 통로를 마련하여서 이 트랜지스터가 포화상태로부터 벗어나는 속도를 빠르게 하였다.
저항 와 트랜지스터 는 전압전달 특성에서 천이영역을 좁게 하고 증폭도를 높게 하기위한 것이다.
7) ECL (Emitter Coupled Logic)
ECL은 전류 스위치에 Emitter follower를 추가시킨 형태라는 의미로 CSEF logic이라 부르기도 한다.ECL회로 중에서 현재 가장 보편화되어 있는 종류는 Fairchild 회사에서 개발된 10K series로서 아래 그림은 그 기본형태를 도시하였다.
앞의 회로에서는 가 전류 스위치를 구성하고 는 기준 전압 에 묶여 있는 reference transistor이다. 회로에서 는 -5.2V이고 공급전류의 크기는 공통 에미터에서의전압 와 에 의하여 결정된다. emitter follower의 트랜지스터 에 저항이 생략된 것은 Wired OR의 기능에 대비한 것이며, 이 상태로 직접 다음 게이트에 연결한 경우에는 이미 chip에 내장되어 있는 50㏀의 pinch저항 등이 emitter follower의 저항 역할을 하게된다.
위의 그림에서 특기할 사항은 가 두개의 분리된 금속 배선에 의하여 공급된다는 것이다. 은 전류 스위치와 기준전압 형성회로에 연결되어 있으며 또 는 emitter follower의 콜렉터에만 연결되어 있다. 이와 같이 를 분리하여 배선한 것은 emitter follower의 베이스 전압이 급격히 변할 때 트랜지스터 ,의 콜렉터 전류에 급격한 변화(current spike)가 이의 영향이 를 통하여 다른 전류 스위치까지 미치는 것을 피하기 위한 것이다.
emitter follower의 와 는 출력 impedance가 낮은 voltage drive의 역할을 한다. 10K series의 ECL은 -2V 전압에 연결된 50Ω정도의 작은 부하 저항에 까지도 full logic swing으로 구동 시킬 수 있는 능력을 갖고 있으므로 시스템과 시스템 사이에 특성 저항치가 50-100Ω의 transmission line에 연결되는 고속 신호 처리용 디지털 회로에는 유용하게 쓰일수 있다.
RTL
DTL
TTL
ECL
정논리 기본 gate
NOR
NAND
NAND
OR-NOR
최소 fan-out
5
8
10
25
gate당 소모전력 (㎽)
12
8
10
10
잡음 감응도
normal
good
very good
good
전달지연시간(㎱)
12
30
10
2
flip-flop동작 최대 주파수(㎒)
8
12
15
60
기능상 분류
high
fairly high
very high
high
목차
1) RTL (Resistor-Transistor Logic)
2) DCTL (Direct Coupled Transistor Logic)
3) I2L (Intergrated Injection Logic)
4) DTL (Diode-Transistor Logic)
5) TTL (Transistor-Transistor Logic)
6) Schottky TTL (Schottky Transistor-Transistor Logic)
7) ECL (Emitter Coupled Logic)
는 위상 반전기(Phase Shifter)이며 증가시는 증가하나 는 감소한다.
는 가 포화시 가 동시에 turn-on되는 것을 방지한다.
부분을 능동 풀업(Active Pull Up Part)이라 한다.
의 역할은 TR의 on-off시 과도전류 또는 스파크 제한이 목적이다.
② Open Collector Output
그림에서와 같이 Totem pole형에서 능동 풀업부분이 빠진 것이다. 따라서 출력을 얻고자 할 때는 전원 전압과 의 콜렉터 사이에 풀업저항을 달아야 한다.
※ Wired AND Gate
개방 콜렉터 TTL 게이트의 출력을 서로 연결하여 하나의 풀업저항에 연결하면 각 게이트 출력의 AND 논리 기능이 수행되는데, 이를 Wired AND Logic이라고 하며, 회로도, 물리적 연결 그리고 Symbol은 다음과 같이 표시한다.
③ Tri-State Output
Disable A
Y
0 0
0 1
1 X
1, High level
0, Low level
Z, High Impedance
Totem-pole 게이트는 Wired-AND 기능을 수행하지 못하고, 개방 콜렉터의 Wired-AND Logic은 전력소모가 지나치게 많아 이를 개선하는 방안으로 개방 콜렉터 TTL의 속도 전력곱의 손실을 보전하고 Totem-pole형 출력단을 이루며Wired-AND Logic을 수행할 수 있도록 제어단자를 추가한 Totem-pole형 TTL로서 제어단자의 제어값에 따라 출력이 High, Low, Hi-Z의 3상태로 나와 3상태출력 TTL이라한다. 위의 그림은 3상태 인버터(Tri-state Inverter)의 기호와 진리표이다.
이름
약자
전파지연(㎱)
전력소비(㎽)
속도전력곱(pJ)
Standard TTL
7400
10
10
100
Low Power TTL
74L00
33
1
33
High Speed TTL
74H00
6
22
132
Schottky TTL
74S00
3
19
57
Low Power Schottky TTL
74LS00
9.5
2
19
6) Schottky-clamped TTL
아래 그림은 Schottky-clamping된 트랜지스터를 사용한 TTL 게이트의 회로도이다. 이 게이트에서는 스위칭속도를 더욱 빠르게 하기위하여 TTL의 회로에 사용된 저항보다 더 작은 값의 저항을 사용하였다. TTL회로와 비교할 때 두가지의 변경된 부분이 있다. 저항 의 위치에 트랜지스터 를 도입하였고, 다이오드 을 사용하는 대신에 트랜지스터 와 를 Darlington구성으로 사용하였다. 이와 같은 구성에서는 저항 를 통한 전류의 변화가 트랜지스터 를 통하여 증폭되고 이어서 트랜지스터 를 통하여 다시 증폭되므로 Pull-Up 속도를 늘일 수 있게 된다. 트랜지스터 의 베이스-콜렉터 접합은 항상 역방향으로 Bias되어 있으므로 이 트랜지스터에는 Schottky-clamping이 필요치 않게 된다. 또 트랜지스터 베이스에는 저항를 연결하여 off동작시 베이스 전류가 역류할 수 있는 통로를 마련하여서 이 트랜지스터가 포화상태로부터 벗어나는 속도를 빠르게 하였다.
저항 와 트랜지스터 는 전압전달 특성에서 천이영역을 좁게 하고 증폭도를 높게 하기위한 것이다.
7) ECL (Emitter Coupled Logic)
ECL은 전류 스위치에 Emitter follower를 추가시킨 형태라는 의미로 CSEF logic이라 부르기도 한다.ECL회로 중에서 현재 가장 보편화되어 있는 종류는 Fairchild 회사에서 개발된 10K series로서 아래 그림은 그 기본형태를 도시하였다.
앞의 회로에서는 가 전류 스위치를 구성하고 는 기준 전압 에 묶여 있는 reference transistor이다. 회로에서 는 -5.2V이고 공급전류의 크기는 공통 에미터에서의전압 와 에 의하여 결정된다. emitter follower의 트랜지스터 에 저항이 생략된 것은 Wired OR의 기능에 대비한 것이며, 이 상태로 직접 다음 게이트에 연결한 경우에는 이미 chip에 내장되어 있는 50㏀의 pinch저항 등이 emitter follower의 저항 역할을 하게된다.
위의 그림에서 특기할 사항은 가 두개의 분리된 금속 배선에 의하여 공급된다는 것이다. 은 전류 스위치와 기준전압 형성회로에 연결되어 있으며 또 는 emitter follower의 콜렉터에만 연결되어 있다. 이와 같이 를 분리하여 배선한 것은 emitter follower의 베이스 전압이 급격히 변할 때 트랜지스터 ,의 콜렉터 전류에 급격한 변화(current spike)가 이의 영향이 를 통하여 다른 전류 스위치까지 미치는 것을 피하기 위한 것이다.
emitter follower의 와 는 출력 impedance가 낮은 voltage drive의 역할을 한다. 10K series의 ECL은 -2V 전압에 연결된 50Ω정도의 작은 부하 저항에 까지도 full logic swing으로 구동 시킬 수 있는 능력을 갖고 있으므로 시스템과 시스템 사이에 특성 저항치가 50-100Ω의 transmission line에 연결되는 고속 신호 처리용 디지털 회로에는 유용하게 쓰일수 있다.
RTL
DTL
TTL
ECL
정논리 기본 gate
NOR
NAND
NAND
OR-NOR
최소 fan-out
5
8
10
25
gate당 소모전력 (㎽)
12
8
10
10
잡음 감응도
normal
good
very good
good
전달지연시간(㎱)
12
30
10
2
flip-flop동작 최대 주파수(㎒)
8
12
15
60
기능상 분류
high
fairly high
very high
high
목차
1) RTL (Resistor-Transistor Logic)
2) DCTL (Direct Coupled Transistor Logic)
3) I2L (Intergrated Injection Logic)
4) DTL (Diode-Transistor Logic)
5) TTL (Transistor-Transistor Logic)
6) Schottky TTL (Schottky Transistor-Transistor Logic)
7) ECL (Emitter Coupled Logic)
소개글