집적회로 설계

소개글

집적회로 설계에 대한 보고서 자료입니다.

본문내용

========================
clk-q delay(ps)
215.816
215.184
222.305
232.065
244.905
clk-q_bar delay
167.045
166.520
173.879
183.094
197.563
두 번째는 첫 번째와 반대로 입력 값이 Vin=0 일 경우이다. 즉 클럭은 일정하게 두고서 클럭의 라이징 에지에 Vin의 0값 변화점이 점점 접근하는 것이다. 그렇게 함으로써 앞의 경우와 같이 C2Q 딜레이의 증가를 볼 수 있었고 T_setup Time( for Vin=0 )을 찾을 수 있었다. 측정한 딜레이의 결과들은 다음과 같다.
이경우도 역시 위와 마찬가지의 이유로 c2q의 delay이가 더 길게 측정되었다. 입력이 안정적인 수준에서 들어왔을 경우의 delay가 215.6 ~ 215.8 의 값을 나타냈으므로 그의 1.05배 되는 곳을 222.305근처라 할 수 있다. 그때의 T_setup을 찾으면 170.1( ps )정도의 값이 나온다. 다음은 역시 딜레이와 셋업타임을 측정한 결과 창들입니다.
( clk-q delay 측정 )
( T_setup Time 측정 )
다음은 셋업타임을 위와 같은 방법으로 구한 후에 셋업타임 근처에서 입력신호의 변화에 따른 출력 파형의 변화를 모아 놓은 것이다. 앞의 경우와 마찬가지로 반응이 조금씩 느려지다가 결국에는 파형이 왜곡이 되고 그 이상의 값이 들어오면 인식하지 못하게 된다.
홀드 타임을 측정하기 위하여 우선은 이전에 구한 T_setup = 170 (ps)을 시작점으로 하고 시그널이 업되는 부분은 clk에 점점 가까이 가져가면서 출력을 살펴보았다. 이렇게 하여 얻은 값은... 클럭을 고정해 두고 입력 파형을 출발은 항상 같고 떨어지는 지점을 조금씩 당겨서 측정해보는 일이 간단한 일은 아니었습니다.
셋업타임을 기준으로 두고 거의 한계점까지 falling부분을 당겼는데도 다음의 파형에서 볼 수 있듯이 원하는 만큼의 딜레이 증가를 얻을 수 없었습니다.
그래서 홀드타임을 의미적으로 생각해서 셋업타임에서 출발하는 것이 아니라 우선은 안정적으로 들어왔다는 가정 하에서 다운에 의해서 출력 파형이 영향을 받는 지점을 찾아 그것을 홀드타임이라 하겠습니다.
위쪽에 있는 것일수록 클럭에 더 바싹붙어 서 하강하는 입력값을 나타냅니다. 바짝 붙 을수록 아웃풋 파형의 딜레이가 커지고 결 국에는 값을 캐치하지 못하는 것을 볼 수 있습니다.
여기에서의 T_hold = 25.34 (ps)를 얻었습 니다. 인풋이 1일때의 홀드타임이 마이너스 인것과 비교되는 부분입니다.
==========================
reset을 넣은 랜덤한 입력 tr2
==========================
다음의 그림이 리셋 시그널와 함께 입력값을 주었을때의 출력파형이다.
클럭과 입력의 간격을 조밀하게 하다보니 그림이 약간 찌그러져 보이는데 주목할 만한 부분을 기준으로 파형을 보겠습니다. 우선 1번과 3번은 비슷한 경향을 보이는 부분인데 이부분은 앞의 기본회로 로직에서도 설명했듯이 D2 시그널이 아직 1의 값을 가지고 있는 상태에서 nmos가 켜져 D2 바로 전단의 크기가 큰 nmos에 의해서 dis-charge되기 직전까지는 Q-bar의 값을 변화시키는 영향을 나타낸다. 맨처음 디자인 했을 당시 Q-bar의 떨어지는 정도가 0.4~0.5 (V)의 크기였으나 사이즈의 조절후에는 (0.15(V)) 내외로 줄일 수 있었다.
2번의 경우는 1번,3번의 경우와 비교하여 약간 다른 이유에서 생기는 gliche이다. 1,3번의 경우가 회로 로직 상에 기인하는 것이라면 2번의 경우는 그보다는 입력에 디펜던트 한 것이라 생각된다. 즉 셋업타임이 확보되지 않은 입력 값이 들어왔을 경우에 일어나는 출력으로 그 값이 안정되지 않고 불안정한 왜곡된 값이 나오게 되는 것이다.
2번 부분을 확대해서 보면....
2번의 경우에는 옆과 같이 셋업타임을 확보하지 못한 시그널이 입력되었을 때 나오게 되는 출력 파형이다 .
@ T_setup Time에 대한 생각
Vin=0 인경우와 Vin=1인 경우에 각각 셋업타임이 다르게 나오는 이유는 무엇인가?
이 역시 회로 로직이 pre-charge와 dis-charge의 사용에 따라 나타나는 결과인 듯 합니다. Vin=1 인 경우(40 ps) Vin=0(170 ps) 인 경우와 비교해서 매우 작은 크기의 셋업타임이 필요하게 되는 이유는 Vin=1 인 경우는 이미 D2에 원하는 값인 1 이 계속 pre-charge되어있는 상태이기 때문이라 생각됩니다. 즉 Vin=1 인 경우는 라이징-에지 에서 D2의 값을 디텍트 해서 Q-bar의 결과로 내어놓으므로 매우 짧은 셋업타임을 가지고도 원하는 결과를 내어 놓을 수 있게 된 것입니다.
그러면 40ps의 셋업 타임은 왜 필요한 것인가?
40ps의 셋업타임이 보장되지 않고 그보다 시간적으로 가까운 시그널이 입력되면 문제가 되는 이유? Vin=0의 입력에서 에서는 D1=1의 값(clk=0에서 )을 가지게 되므로 두 번째 단의 가운데 noms가 켜지게 된다. 따라서 40 ps의 의미는 Vin=1 이 들어오면서 위에 이야기한 두 번째 단의 가운데 nmos가 OFF되고 따라서 D2에 안정적인 "1"값을 유지하기 위한 시간이라 생각됩니다.
따라서 40 ps 라는 셋업타임의 조절은 가능한가?
두 번째 단의 처음 PMOS가 하는 역할이 pre-charge 시켜주는 것인데 그 트랜지스터의 사이즈를 키우게 되면 pre-charge의 성능을 높일 수 있고 그 결과로 D2을 1로 유지하기가 좀 더 수월해져서 Vin=1인 경우의 셋업타임 조절이 가능했습니다.
그러면 Vin=0 170ps 의 셋업타임이 필요한 이유?
이 경우는 위와 다르게 Vin=0이 입력되면 그 결과가 D2=1로 프리차지 되어있던 값을 clk=1로 라이징 될 때 D2=0으로 떨어뜨리고 그 결과가 Q-bar에 나와야 하므로 좀더 길은 셋업타임이 필요하게 된 것입니다. 이경우는 셋업타임이 D2값을 좀더 빨리 0으로 내릴수 있느냐 아니냐에 따라 좌우되는 경향이 있으므로 두 번째 단의 아래에있는 nmos들에 의해서 결정이 됩니다.

키워드

집적,   회로,   설계,   집적회로,   집적 회로,   설계 예문,   집적회로 설계