[전자회로실험] 음성증폭기 회로제작

소개글

[전자회로실험] 음성증폭기 회로제작에 대한 보고서 자료입니다.

목차

1. 주제 및 실험 관련사항

2. 전체 회로도

3. 각단 해석

4. 결론

본문내용

해석을 통해 gm 수치를 구하고, 소신호 해석을 할 수 있었다. 두 번째 단의 컬랙터 바이어스는 Active 영역에 있고, 입력된 파형은 Saturation 없이 깨끗하게 출력되었다. 이때의 전압이득은 계산결과 26V/V 였고, 두 번째 단의 이득은 첫 번째단보다 두배이상 크다는 것을 확인했다.
3. 셋째단 해석
세 번째 단은 전압증폭을 위한 회로가 아닌, 상보대칭 증폭기 회로이다. 양쪽을 통해 전류가 나뉘어 지는데, 정현파의 윗부분은 위쪽 회로를 통해, 아fot부분은 아래쪽 회로를 통해 전달되어 트랜지스터를 통과해 다시 합쳐진다.
4. 대역폭
Bandwidth (HIGH 3dB -> 내부캐패시턴스)
Low 3dB frequency
{ 1} over {2 pi ( { R}_{E }+ { r}_{e }) { C}_{E } } = { 1} over { 2 pi TIMES 100 TIMES { 10}^{-6 } TIMES (20+5)} =63.6Hz
대역폭 해석은 Low 3dB 주파수만을 분석할 수 있었다. 이 주파수는 트랜지스터 주위의 3개의 캐패시터와 각단의 저항에 의해 결정되는데, 그중에서 이미터 단의 주파수가 3dB 주파수의 대부분을 차지하게된다. 계산결과 3dB는 63.6Hz 가 계산되었다. 200Hz 의 제한된 사양을 밑도는 주파수라 사양을 충분히 만족하는 결과이다.
High 3dB는 트랜지스터 내부의 캐패시턴스에 의해 결정된다. TR 내부의 캐패시턴스를 알아내기가 쉽지 않아, 시뮬레이션과, 오실로스코프에의한 직접적인 측정으로 30000Hz를 만족한다는 것을 확인했다.
5. 총 이득
A_{ TOTAL } `=`26``*12`=`312V/V``
20log312`=`49.88`dB
첫 번째 단의 이득과 두 번째 단의 이득을 곱하여 총 이득을 계산했다. 그 결과 49.88 dB가 계산되었다.
위의 그림은 회로의 입력파형과 출력파형을 동시에 한화면에 저장한 것이다. 약 3mVpp 입력에 600mVpp 의 출력이 나타났다. 300V/V 의 이득으로, 46dB 이다. 시뮬레이션과 소신호 회로 분석을 통해서는 50dB 가 계산되었는데, 직접 회로로 구현한 결과 약간 못미치는 결과가 나타났다.
결 론
-----------
텀 프로젝트를 하면서 이미터 공통증폭기에 대한 깊은 이해를 할 수 있었다. 전자회로의 DC 해석과, 베타값을 100으로 가정하고 진행했던 소신호 해석을 통해 증폭기의 총 이득을 계산할 수 있었고, 각 단의 캐패시턴스를 이용해 대역폭을 결정할 수 있었다. 이렇게 얻어진 저항값과 캐패시턴스를 이용해 직접 회로를 구성했고, 시뮬레이션 결과는 사양을 충분히 만족시키는 결과를 출력했다. 이렇게 구성한 회로를 제작하고, 음원으로 MP3 플레이어에 연결해 음악이 스피커에서 흘러나오는 것을 확인할 수 있었다. 또한, 파형발생기의 출력을 가변저항을 통해 매우 작게 한 후 증폭기의 신호입력에 연결하고 각단의 출력을 측정한 결과, 이론과 일치하는 증폭된 파형이 출력되었고, 각단의 DC 바이어스 + 사인파 의 형태로 출력되었다.

키워드

텀프로젝트,   음성증폭기,   전자회로,   3단 증폭기,   증폭기,   3단증폭기,   amplifier,   term project