목차
1. Title
2. Name
3. Abstract
4. Background
5.Experimental Results
1. 실험1
A. Data
1)소스
2)동작 사진
B. Discussion
6. Analysis
7. Conclusion
8. References
2. Name
3. Abstract
4. Background
5.Experimental Results
1. 실험1
A. Data
1)소스
2)동작 사진
B. Discussion
6. Analysis
7. Conclusion
8. References
본문내용
그 다음 아래와 같이 k-map을 그린다.
Q1Q0
Q3Q2
00
01
11
10
00
0
0
0
0
01
0
0
1
0
11
X
X
X
X
10
X
X
X
X
Q1Q0
Q3Q2
00
01
11
10
00
0
0
1
0
01
X
X
X
X
11
X
X
X
X
10
0
0
0
0
Q1Q0
Q3Q2
00
01
11
10
00
0
1
X
X
01
0
1
X
X
11
0
0
X
X
10
0
0
X
X
Q1Q0
Q3Q2
00
01
11
10
00
1
X
X
1
01
1
X
X
1
11
0
X
X
0
10
1
X
X
0
Q1Q0
Q3Q2
00
01
11
10
00
X
X
X
X
01
X
X
X
X
11
1
1
1
1
10
0
1
1
1
Q1Q0
Q3Q2
00
01
11
10
00
X
X
X
X
01
0
0
1
0
11
1
1
1
1
10
X
X
X
X
Q1Q0
Q3Q2
00
01
11
10
00
X
X
1
0
01
X
X
1
0
11
X
X
1
1
10
X
X
1
1
Q1Q0
Q3Q2
00
01
11
10
00
X
1
1
X
01
X
1
1
X
11
X
1
1
X
10
X
1
1
X
K-MAP으로 입력식을 위와 같이 유도하고 아래회로를 그릴수있다.
위 회로에서 모든 플립플롭들의 클럭단자가 하나의 공통클럭입력 CLK에 연결되어 있음을 볼 수 있다. 따라서 모든 플립플롭들이 동일한 시간에 자신의 상태를 변화시킴을 알수 있고 이를 동기식 이라 부른다. 그리고 State digram을 보면 숫자가 하나씩 ‘0’부터 시작하여 ‘9’까지 반복 되는 증가형 카운터 임을 알수 있다.
그리고 카르노맵을 이용해 처음 파워포인트 자료에 있는 회로보다 조금더 간단히 줄일수 있었다.
실험2 : Synchronous MOD 12 Counter
카운터 회로를 만들기위해 위와 같이 State Digram 을 그리는데 실험1과는 다르게
Synchronous MOD 12 Counter이므로 ‘0’부터 ‘11’까지 반복하는 카운터를 만들어야 한다.
State Digram 으로 State Table을 만들고 입력식을 만들기 위해 아래 k-map을 그렸다.
Q1Q0
Q3Q2
00
01
11
10
00
0
0
0
0
01
0
0
1
0
11
1
1
1
1
10
0
0
1
0
Q1Q0
Q3Q2
00
01
11
10
00
0
0
1
0
01
0
0
1
0
11
1
1
1
1
10
0
0
0
0
T3=Q3Q2+Q2Q1Q0+Q3Q1Q0 T2=Q3Q2+Q3Q1Q0+Q2Q1Q0
Q1Q0
Q3Q2
00
01
11
10
00
0
1
1
0
01
0
1
1
0
11
0
0
1
1
10
0
1
1
0
Q1Q0
Q3Q2
00
01
11
10
00
1
1
1
1
01
1
1
1
1
11
0
1
1
0
10
1
1
1
1
T1=Q3Q0+Q2Q0+Q3Q2Q1 T0=Q3+Q0+Q2
T3=Q3Q2+Q2Q1Q0+Q3Q1Q0
T2=Q3Q2+Q3Q1Q0+Q2Q1Q0
T1=Q3Q0+Q2Q0+Q3Q2Q1
T0=Q3+Q0+Q2
의 4개의 식을 구할수 있다. 그리고 식을 보면 중복되는 식이 있으므로 A1,A2
A3,A4를 이용하여 다음과 같이 정리 할수 있다.
A1=Q1Q0
A2=Q2A1
A3=Q3A1
A4=Q3Q2
T3=A2+A3+A4
T2=Q3A1+A2+A4
T1=Q3Q0+Q2Q0+A3
T0=Q3+Q0+Q2
위의 식을 가지고 Synchronous MOD 12 Counter인 아래회로를 그릴수있다.
실험 1과 같이 회로에서 모든 플립플롭들의 클럭단자가 하나의 공통클럭입력 CLK에 연결되어 있으므로 동기식이고 State digram을 보면 숫자가 ‘0’부터 시작하여 ‘11’까지 반복 되는 증가형 카운터 임을 알수 있다.
실험3 : 74LS161을 사용한 Synchronous MOD 5 Counter
74LS161은 BCD 십진 카운터로서 ‘0’부터 ‘15’까지 숫자를 카운터 하는 소자이다.
따라서 실험1,2와 다르게 카운트를 위해 플립플롭을 사용할 필요가 없고, 간단하게
회로를 설계 할 수 있는 장점이 있다.
우리조는 Synchronous MOD 5 Counter를 설계함으로 ‘0’부터 ‘4’까지 반복적으로
카운터를 해야한다.
위의 회로는 Synchronous MOD 5 Counter를 설계한 것으로 LDN은 ‘0’값이 들어
갈 경우 처음 상태로 리셋을 시킨다.
Input A,B,C,D는 GND로 묶어 놓았는데 이것은 처음 시작을 ‘0’부터 시작하기 위해
GND로 묶어 놓았다.
그리고 3까지 카운터 해야 하므로 위 그림에서
74161의 Output QD,QC,QB,QA가 ‘01002진’(십진수‘4’)일때 QD,QC의 값을 OR게이
트로 묶으면 ‘1’값이 나오고 NOT게이트를 지나면 ‘0’으로 바뀐 값이 LDN으로 들어
감을 볼수 있다. 당연히 LDN 값이 ‘0’이 되면 카운터 소자는 0,1,2,3,4를 순서대로
카운터하고 다시 ‘0’부터 반복적으로 카운터 하게 된다.
7447소자는 카운터 되는것을 눈으로 쉽게 확인 할수 있게 하기위하여 사용하였다.
8. Conclusion
이번 1번 2번실험은 JK Flip-Flop 과 T Flip-Flop을 이용해 각 플립플롭에 동시
에 클락이 들어가는 동기식 카운터를 직접 설계하는것 이었다.
State Diagram을 그리고 State Diagram을 이용해 State table을 구하고, 카르노맵
을 이용해 식을 구하는 아주 복잡한 과정으로 카운터를 직접 설계하였다.
직접 설계하며 플립플롭의 동작원리에 대해서 조금더 공부를 할수 있었고, 2번실험
에서는 직접 카르노맵을 이용해 식을 만들고, 회로를 설계하여 카운터를 만들었을
때 성공의 뿌듯함을 느꼈었다.
3번 실험은 74161 소자를 사용함으로 카운터를 직접 설계하는 번거로움을 덜수 있
었고 앞으로 카운터를 이용할땐 플립플롭으로 카운터를 설계하는것 보다는 161소
자를 사용하는것이 간단함을 느낄수 있었던 실험이었다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
2. Data sheet
Q1Q0
Q3Q2
00
01
11
10
00
0
0
0
0
01
0
0
1
0
11
X
X
X
X
10
X
X
X
X
Q1Q0
Q3Q2
00
01
11
10
00
0
0
1
0
01
X
X
X
X
11
X
X
X
X
10
0
0
0
0
Q1Q0
Q3Q2
00
01
11
10
00
0
1
X
X
01
0
1
X
X
11
0
0
X
X
10
0
0
X
X
Q1Q0
Q3Q2
00
01
11
10
00
1
X
X
1
01
1
X
X
1
11
0
X
X
0
10
1
X
X
0
Q1Q0
Q3Q2
00
01
11
10
00
X
X
X
X
01
X
X
X
X
11
1
1
1
1
10
0
1
1
1
Q1Q0
Q3Q2
00
01
11
10
00
X
X
X
X
01
0
0
1
0
11
1
1
1
1
10
X
X
X
X
Q1Q0
Q3Q2
00
01
11
10
00
X
X
1
0
01
X
X
1
0
11
X
X
1
1
10
X
X
1
1
Q1Q0
Q3Q2
00
01
11
10
00
X
1
1
X
01
X
1
1
X
11
X
1
1
X
10
X
1
1
X
K-MAP으로 입력식을 위와 같이 유도하고 아래회로를 그릴수있다.
위 회로에서 모든 플립플롭들의 클럭단자가 하나의 공통클럭입력 CLK에 연결되어 있음을 볼 수 있다. 따라서 모든 플립플롭들이 동일한 시간에 자신의 상태를 변화시킴을 알수 있고 이를 동기식 이라 부른다. 그리고 State digram을 보면 숫자가 하나씩 ‘0’부터 시작하여 ‘9’까지 반복 되는 증가형 카운터 임을 알수 있다.
그리고 카르노맵을 이용해 처음 파워포인트 자료에 있는 회로보다 조금더 간단히 줄일수 있었다.
실험2 : Synchronous MOD 12 Counter
카운터 회로를 만들기위해 위와 같이 State Digram 을 그리는데 실험1과는 다르게
Synchronous MOD 12 Counter이므로 ‘0’부터 ‘11’까지 반복하는 카운터를 만들어야 한다.
State Digram 으로 State Table을 만들고 입력식을 만들기 위해 아래 k-map을 그렸다.
Q1Q0
Q3Q2
00
01
11
10
00
0
0
0
0
01
0
0
1
0
11
1
1
1
1
10
0
0
1
0
Q1Q0
Q3Q2
00
01
11
10
00
0
0
1
0
01
0
0
1
0
11
1
1
1
1
10
0
0
0
0
T3=Q3Q2+Q2Q1Q0+Q3Q1Q0 T2=Q3Q2+Q3Q1Q0+Q2Q1Q0
Q1Q0
Q3Q2
00
01
11
10
00
0
1
1
0
01
0
1
1
0
11
0
0
1
1
10
0
1
1
0
Q1Q0
Q3Q2
00
01
11
10
00
1
1
1
1
01
1
1
1
1
11
0
1
1
0
10
1
1
1
1
T1=Q3Q0+Q2Q0+Q3Q2Q1 T0=Q3+Q0+Q2
T3=Q3Q2+Q2Q1Q0+Q3Q1Q0
T2=Q3Q2+Q3Q1Q0+Q2Q1Q0
T1=Q3Q0+Q2Q0+Q3Q2Q1
T0=Q3+Q0+Q2
의 4개의 식을 구할수 있다. 그리고 식을 보면 중복되는 식이 있으므로 A1,A2
A3,A4를 이용하여 다음과 같이 정리 할수 있다.
A1=Q1Q0
A2=Q2A1
A3=Q3A1
A4=Q3Q2
T3=A2+A3+A4
T2=Q3A1+A2+A4
T1=Q3Q0+Q2Q0+A3
T0=Q3+Q0+Q2
위의 식을 가지고 Synchronous MOD 12 Counter인 아래회로를 그릴수있다.
실험 1과 같이 회로에서 모든 플립플롭들의 클럭단자가 하나의 공통클럭입력 CLK에 연결되어 있으므로 동기식이고 State digram을 보면 숫자가 ‘0’부터 시작하여 ‘11’까지 반복 되는 증가형 카운터 임을 알수 있다.
실험3 : 74LS161을 사용한 Synchronous MOD 5 Counter
74LS161은 BCD 십진 카운터로서 ‘0’부터 ‘15’까지 숫자를 카운터 하는 소자이다.
따라서 실험1,2와 다르게 카운트를 위해 플립플롭을 사용할 필요가 없고, 간단하게
회로를 설계 할 수 있는 장점이 있다.
우리조는 Synchronous MOD 5 Counter를 설계함으로 ‘0’부터 ‘4’까지 반복적으로
카운터를 해야한다.
위의 회로는 Synchronous MOD 5 Counter를 설계한 것으로 LDN은 ‘0’값이 들어
갈 경우 처음 상태로 리셋을 시킨다.
Input A,B,C,D는 GND로 묶어 놓았는데 이것은 처음 시작을 ‘0’부터 시작하기 위해
GND로 묶어 놓았다.
그리고 3까지 카운터 해야 하므로 위 그림에서
74161의 Output QD,QC,QB,QA가 ‘01002진’(십진수‘4’)일때 QD,QC의 값을 OR게이
트로 묶으면 ‘1’값이 나오고 NOT게이트를 지나면 ‘0’으로 바뀐 값이 LDN으로 들어
감을 볼수 있다. 당연히 LDN 값이 ‘0’이 되면 카운터 소자는 0,1,2,3,4를 순서대로
카운터하고 다시 ‘0’부터 반복적으로 카운터 하게 된다.
7447소자는 카운터 되는것을 눈으로 쉽게 확인 할수 있게 하기위하여 사용하였다.
8. Conclusion
이번 1번 2번실험은 JK Flip-Flop 과 T Flip-Flop을 이용해 각 플립플롭에 동시
에 클락이 들어가는 동기식 카운터를 직접 설계하는것 이었다.
State Diagram을 그리고 State Diagram을 이용해 State table을 구하고, 카르노맵
을 이용해 식을 구하는 아주 복잡한 과정으로 카운터를 직접 설계하였다.
직접 설계하며 플립플롭의 동작원리에 대해서 조금더 공부를 할수 있었고, 2번실험
에서는 직접 카르노맵을 이용해 식을 만들고, 회로를 설계하여 카운터를 만들었을
때 성공의 뿌듯함을 느꼈었다.
3번 실험은 74161 소자를 사용함으로 카운터를 직접 설계하는 번거로움을 덜수 있
었고 앞으로 카운터를 이용할땐 플립플롭으로 카운터를 설계하는것 보다는 161소
자를 사용하는것이 간단함을 느낄수 있었던 실험이었다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
2. Data sheet
키워드
추천자료
17대 국회의원의 변화
포토 인터럽터 실습
무역 계약
intel CPU의 종류와 특징
RAM에서의loadstore 기능구현, 베릴로그, 쿼터스, 결과소스
[CPU][중앙처리장치][Intel][인텔][AMD]CPU(중앙처리장치)의 정의, CPU(중앙처리장치)의 구조...
IC소자를 이용한 디지털회로 설계 텀프로젝트-사거리 신호등
8051 조사
커피전문점의 특징, 성장배경, 사례, 발전방향
CPU에 대하여
[기업 전략][국제진출전략][디자인전략][구조조정전략][성장전략]기업의 국제진출전략, 기업...
디지털회로실험 교안
꼭필요한여행영어회화 : 꼭 필요한 여행영어회화 237문장 (꼭필요한여행영어회화 ,회화, 영문)
소개글