Ch10. 플립 플롭<디지털회로실험//경희대학교>

소개글

Ch10. 플립 플롭<디지털회로실험//경희대학교>에 대한 보고서 자료입니다.

목차

1. 목적

2. 이론

3. 사용기기 및 부품정보

4. 실험과정 및 결과예측

5. 참고자료

본문내용

소비전류는 20mA이다.
4. 실험과정 및 결과예측
(1) 그림 10-9와 같은 RST-F/F 회로를 결선하고 입력 R, S의 변화가 clock pulse()에 따라 어떻게 변화하는지 표 10-5에 써넣어라(단 S, R 입력을 인가한 상태에서 clock pulse를 가한다).
R
S
Q
Q'
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
1
0
0
1
0
1
1
1
0
1
1
1
1
1
(2) 그림 10-10과 같은 D-F/F 회로를 결선하고 D와 의 입력 변화에 따른 출력 상태를 측정하라.
D
Q
Q'
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
(3) 그림 10-11과 같은 TTL IC 7474 D-F/F 회로를 구성하고 D와 의 입력 변화에 따른 출력 상태를 측정하라.
D
Q
0
0
0
1
0
0
0
1
0
1
1
1
(4) 그림 10-12과 같은 JK-F/F 회로를 결선하고 입력 J, K 및 클록 펄스 의 변화에 따른 출력 상태 Q를 측정하라.
순번
J
K
싱글펄스()
구형파()
Q
Q
1
0
0
0
0
0
2
1
0
0
1
1
3
0
0
1
0
0
4
1
0
1
1
1
5
0
1
0
0
0
6
1
1
0
1
1
7
0
1
1
0
0
8
1
1
1
1
1
(5) 그림 10-13과 같은 CMOS 74C76 Dual Negative JK-F/F 회로를 결선하고 입력 JK와 클록 의 변화에 따른 출력 상태 Q와 Q를 측정하고, 그림 10-14의 타이밍 차트도 완성하여라.
순번
J
K
Q
1
1
0
1
0
2
0
0
1
1
3
1
1
0
0
4
0
1
0
1
5
1
1
1
0
6
0
1
1
1
7
1
1
0
0
8
0
0
1
1
(6) 그림 10-15과 같은 TTL IC 7476 Dual M/S-JK-F/F 회로를 결선하고 JK와 클록 펄스 의 변화에 따른 출력 상태 Q와 Q를 측정하여 표 10-10을 완성하여라.
초기상태
순번
J
K
Q
Q
Q=0
Q=1
1
1
0
1
0
1
2
0
0
1
0
1
3
1
1
0
0
1
4
0
1
0
1
0
5
1
1
1
0
1
6
0
1
1
0
1
Q=1
Q=0
1
0
0
1
0
0
2
1
0
1
0
0
3
0
1
0
0
0
4
1
1
0
0
0
5
0
1
1
0
0
6
1
1
1
0
0
(※Cp의 값을 교수님께 여쭈어본 결과 시그널을 사용하시라는데 데모버전이라 클럭 밖에 되지 않아 타이밍도가 이상하게 나옵니다.)
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.39 ~ p.54
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.395 ~ p.406
④ http://blog.naver.com/lunchtime82?Redirect=Log&logNo=100029386404
⑤ http://kmh.yeungnam-c.ac.kr/comIntro/mano/chapt-16.html

키워드

플립플롭,   디지털회로실험,   경희대,   경희대학교