접합형 FET (JFET의 동작 및 특성)

소개글

접합형 FET (JFET의 동작 및 특성)에 대한 보고서 자료입니다.

목차

I. 서론

II. 본론
A. 전계효과 트랜지스터(FET)
i. FET (field effect transistor)
ii. FET의 동작
B. 접합형 FET (JFET)
i. JFET(junction FET)의 구조
ii. JFET의 동작원리
iii. JFET의 동작
(a) 고정 바이어스 회로
(b) 자체 바이어스 회로

III. 결론

IV. 참고사항

본문내용

=0일 때 ID=IDSS가 되고, ID=0이면 VGS=VP임을 알 수 있다.
<그림 2-4> N채널 JFET의 전달 특성 <그림 2-5> JFET의 드레인 특성
JFET의 동작은 <그림 2-5>와 같이 드레인 특성에 의하여 나타낼 수 있다. 이 특성곡선의 오른쪽은 VDS를 크게 증가시키면 항복(break down)현상이 일어남을 나타낸 것이다. 점선으로 그려진 곡선과 항복 곡선 사이의 영역을 활성 영역(active region) 또는 동작 영역이라 하는데, 신호를 증폭할 때에는 외부 바이어스 회로에 의하여 이 활성영역에서 동작되도록 해야 한다. 그리고 포화 영역과 차단 영역은 스위칭 동작을 하는 디지털 회로나 펄스 회로에서 사용하는 영역이다.
iii. JFET의 동작
JFET에서 드레인 전류와 드레인-소스 사이의 전압을 정해진 조건을 유지시키면서 유지하기 위해서 적당한 바이어스를 걸어 주어야 한다. 가장 일반적으로 사용되고 있는 바이어스 방법을 알아보기로 한다.
a) 고정 바이어스 회로
기본적인 고정 바이어스 회로를 <그림 2-6>에 나타내었다. 이 그림에서 드레인 전류를 구하면,
ID = 10(1- -1.5/-4)2 × 10-3 = 3.9 [mA]
VDS = VDD - IDRD
= 12 - (3.9 × 10-3 × 1.8 × 103)
= 4.98 [V]
가 된다.
<그림 2-6> JFET의 고정 바이어스 회로
b) 자체 바이어스 회로
자체 바이어스 회로는 <그림 2-7>와 같이 나타낸 것이며, 게이트와 소스 사이의 바이어스 전압 VGS는 VG가 0이고 RS 양 끝에 걸리는 전압강하는 VS=IDRS이므로,
VGS = VG - VS = 0 - IDRD = -IDRD
가 된다.
이 직선의 방정식을 <그림 2-4>와 같은 전달 특성 곡선상에서 동작점을 구할 수 있다.
<그림 2-7> JFET의 자체 바이어스 회로
그 밖의 동작 원리는 고정 바이어스 회로와 거의 비슷하다.
III. 결론
이와 같이 JFET는 FET의 한 종류이며 게이트(G), 드래인(D), 소스(S)의 단자로 구성되어 있고 N채널형과 P채널형으로 나뉜다. 기본적인 구조는 소스와 드래인은 채널에 연결된 전극이며, 게이트는 채널 주위에 PN접합시켜 만든 전극이다. JFET는 게이트 단자에 역바이어스를 인가하여 이 전압의 변화에 따라 채널에 형성되는 공핍층의 범위가 변화되며, 따라서 캐리어가 이동하는 실제 채널의 폭이 조절되어 결국 드레인 전류를 제어하게 되는데 이때 채널의 폭은 게이트 전압이 증가하면 좁아지는 형태가 되어 즉, 게이트 전압이 증가하면 드레인 전류가 적게 흐르게 되는 것임을 이 리포트를 작성하여 알 수 있었다.
IV. 참고사항
책 제목 출판사 저자 페이지
최신전자회로, 진영사, 조재황, p129～134
알기쉬운전자회로 복두출판사 김영태 외 p157～158
고등학교 산업전자 교육부 충남대 공업교육연구소 p27～31
인터넷
(6748000‘s blog) http://blog.naver.com/6748000?Redirect=Log&logNo=90008879384

키워드

FET,   JFET,   접합형,   전계효과