목차
1. 실험목적
2. 실험이론
2-1. NOR, NAND Gate
2-2. 기본 플립플롭
2-3. JK 플립플롭
3. 실험과정
4. 실습문제
4-1. SR 플립플롭은 몇 가지 상태가 있는가?
4-2. 게이트로만 구성된 SR 플립플롭을 구성하시오.
4-3. SR 플립플롭을 시뮬레이션 하시오.
5. 고찰
2. 실험이론
2-1. NOR, NAND Gate
2-2. 기본 플립플롭
2-3. JK 플립플롭
3. 실험과정
4. 실습문제
4-1. SR 플립플롭은 몇 가지 상태가 있는가?
4-2. 게이트로만 구성된 SR 플립플롭을 구성하시오.
4-3. SR 플립플롭을 시뮬레이션 하시오.
5. 고찰
본문내용
과 (SR Flip-Flop with NAND Gate)
시뮬레이션 결과 NOR Gate를 사용하여 구성한 SR Flip-Flop과 약간의 차이를 보였다. NOR Gate에서 금지되어 있는 입력신호인 S=R=1에서 이전 출력값이 그대로 반영되었으며, S=R=0인 입력신호에서는 유효하지 않은 결과를 출력하였다.
시뮬레이션 결과 얻어진 진리표는 다음과 같다.
S
R
Q
bar{Q}
비고
0
0
1
1
Unstable
0
1
1
0
1
0
0
1
1
1
1(0)
0(1)
No Change
표 2. SR Flip-flop (With NAND Gate) 진리표
NAND Gate를 사용하여 SR Flip-Flop을 구성한 경우에도 마찬가지로 전체 4개의 상태 중 유효한 3개의 상태를 가진다.
① S=R=1 이 입력될 경우 출력값은 직전의 결과와 같다.(변하지 않는다)
② S=0, R=1 이 입력될 경우 (Set)
Q
=1,
bar{Q}
=0
③ S=1, R=0 이 입력될 경우 (Reset)
Q
=0,
bar{Q}
=1
NOR Gate를 사용하여 회로를 구성하였을 때 금지신호와 불변신호를 제외한 나머지 두가지의 신호에 대해서
S=Q,```R=bar{Q}
의 관계가 성립하나, NAND Gate를 사용하여 회로를 구성한 경우에는 그 반대인
S=bar{Q},````R=Q
의 관계를 보인다. 어느 것을 선택하여도 상관은 없으나, 결과의 출력이 반대라는 점에 주의해야 한다.
4-4. SR 플립플롭을 개량하여 JK 플립플롭으로 작성하여라.
그림 10. JK Flip-Flop
그림 11. 시뮬레이션 결과
NAND Gate로 구성된 SR 플립플롭에 AND Gate 두 개를 추가하여 JK Flip-Flop을 구성하였다. 여기서 입력 J는 S에, K는 R에 각각 대응된다.
이전 NAND Gate 로 구성했던 SR 플립플롭에서 불안정한 출력값을 보였던 S(J)=0, R(K)=0 에서도 일정한 출력값이 나타남을 알 수 있다.
시뮬레이션 결과 얻어진 결과는 다음 표와 같다.
J
K
Q
bar{Q}
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
1
표 3. JK Flip-flop 진리표
5. 고찰
기본적인 기억소자인 SR 플립플롭과 이것을 개량한 JK 플립플롭을 구성해 보았다. 플립플롭의 종류는 이외에도 여러 종류가 있으나, 이번 실험에서는 NAND Gate와 NOR Gate로 구성된 SR 플립플롭과 JK 플립플롭을 구성하여 작동을 살펴보았다.
처음에는 익숙하지 않은 개념이어서 이해하는데 힘이 들었지만, 기본적으로 플립플롭이 기억소자로의 역할을 수행할 수 있음을 알게 되었다. 입력되는 신호에 따라서 이전 값을 간직하기도 하고 새로운 값으로 대체하기도 하면서 디지털 신호의 1 비트에 해당하는 정보를 기억할 수 있다. 이 회로가 모여서 더 큰 용량의 정보를 저장하는 메모리의 역할을 수행하게 된다.
논리 게이트를 사용하여 입력된 신호의 판단만이 가능한 것으로 알고 있었는데, 간단한 피드백 회로를 적용하는 것만으로 논리 게이트를 기억소자로 사용할 수 있다는 사실이 새롭고 놀랍다. 우리가 매일 사용하고 있는 PC의 주 메모리(RAM) 또한 이러한 원리로 구성이 가능할 것이다. 일반적인 영구 저장장치인 HDD나 ODD의 경우에는 기계적인 과정을 거쳐 디지털 신호를 읽고 쓰는 반면, 논리회로를 사용한 저장방식은 전기적 신호만을 사용하여 신호를 기억하고 읽을 수 있으므로 전력의 소모가 적고 더 빠른 속도의 동작이 가능하리라는 생각이 든다.
기회가 된다면 시뮬레이션 프로그램만을 사용하여 PC 화면상에서 끝낼것이 아니라, 실제에 적용된 회로를 구성해보는 것 또한 의미가 있을 것이라고 느껴진다.
시뮬레이션 결과 NOR Gate를 사용하여 구성한 SR Flip-Flop과 약간의 차이를 보였다. NOR Gate에서 금지되어 있는 입력신호인 S=R=1에서 이전 출력값이 그대로 반영되었으며, S=R=0인 입력신호에서는 유효하지 않은 결과를 출력하였다.
시뮬레이션 결과 얻어진 진리표는 다음과 같다.
S
R
Q
bar{Q}
비고
0
0
1
1
Unstable
0
1
1
0
1
0
0
1
1
1
1(0)
0(1)
No Change
표 2. SR Flip-flop (With NAND Gate) 진리표
NAND Gate를 사용하여 SR Flip-Flop을 구성한 경우에도 마찬가지로 전체 4개의 상태 중 유효한 3개의 상태를 가진다.
① S=R=1 이 입력될 경우 출력값은 직전의 결과와 같다.(변하지 않는다)
② S=0, R=1 이 입력될 경우 (Set)
Q
=1,
bar{Q}
=0
③ S=1, R=0 이 입력될 경우 (Reset)
Q
=0,
bar{Q}
=1
NOR Gate를 사용하여 회로를 구성하였을 때 금지신호와 불변신호를 제외한 나머지 두가지의 신호에 대해서
S=Q,```R=bar{Q}
의 관계가 성립하나, NAND Gate를 사용하여 회로를 구성한 경우에는 그 반대인
S=bar{Q},````R=Q
의 관계를 보인다. 어느 것을 선택하여도 상관은 없으나, 결과의 출력이 반대라는 점에 주의해야 한다.
4-4. SR 플립플롭을 개량하여 JK 플립플롭으로 작성하여라.
그림 10. JK Flip-Flop
그림 11. 시뮬레이션 결과
NAND Gate로 구성된 SR 플립플롭에 AND Gate 두 개를 추가하여 JK Flip-Flop을 구성하였다. 여기서 입력 J는 S에, K는 R에 각각 대응된다.
이전 NAND Gate 로 구성했던 SR 플립플롭에서 불안정한 출력값을 보였던 S(J)=0, R(K)=0 에서도 일정한 출력값이 나타남을 알 수 있다.
시뮬레이션 결과 얻어진 결과는 다음 표와 같다.
J
K
Q
bar{Q}
0
0
1
1
0
1
0
1
1
0
1
0
1
1
0
1
표 3. JK Flip-flop 진리표
5. 고찰
기본적인 기억소자인 SR 플립플롭과 이것을 개량한 JK 플립플롭을 구성해 보았다. 플립플롭의 종류는 이외에도 여러 종류가 있으나, 이번 실험에서는 NAND Gate와 NOR Gate로 구성된 SR 플립플롭과 JK 플립플롭을 구성하여 작동을 살펴보았다.
처음에는 익숙하지 않은 개념이어서 이해하는데 힘이 들었지만, 기본적으로 플립플롭이 기억소자로의 역할을 수행할 수 있음을 알게 되었다. 입력되는 신호에 따라서 이전 값을 간직하기도 하고 새로운 값으로 대체하기도 하면서 디지털 신호의 1 비트에 해당하는 정보를 기억할 수 있다. 이 회로가 모여서 더 큰 용량의 정보를 저장하는 메모리의 역할을 수행하게 된다.
논리 게이트를 사용하여 입력된 신호의 판단만이 가능한 것으로 알고 있었는데, 간단한 피드백 회로를 적용하는 것만으로 논리 게이트를 기억소자로 사용할 수 있다는 사실이 새롭고 놀랍다. 우리가 매일 사용하고 있는 PC의 주 메모리(RAM) 또한 이러한 원리로 구성이 가능할 것이다. 일반적인 영구 저장장치인 HDD나 ODD의 경우에는 기계적인 과정을 거쳐 디지털 신호를 읽고 쓰는 반면, 논리회로를 사용한 저장방식은 전기적 신호만을 사용하여 신호를 기억하고 읽을 수 있으므로 전력의 소모가 적고 더 빠른 속도의 동작이 가능하리라는 생각이 든다.
기회가 된다면 시뮬레이션 프로그램만을 사용하여 PC 화면상에서 끝낼것이 아니라, 실제에 적용된 회로를 구성해보는 것 또한 의미가 있을 것이라고 느껴진다.
추천자료
- 반도체 메모리의 종류와 그 원리
- 초음파를 이용한 거리 측정
- Ch13. 시프트 레지스터<디지털회로실험//경희대학교>
- [정보처리]PC의 구성 요소(하드웨어) - 워드프로세서(문서실무)
- IT와 경영정보시스템 (1) 컴퓨터 시스템의 기억장치로서의 RAM과 자기디스크 장치의 비교와 (...
- 8Bit Shift Register
- 2 Bit Up/Down Binary Counter
- 동기식카운터synchronous
- [DLD실험6]레지스터 구성
- 주기억장치인 RAM과 ROM에 대하여
- 최신 디지털 공학 실험 10판 실험결과보고서 19
- [결과]실험18. 단안정 및 비안정 멀티바이브레이터
- 디지털논리회로 실습 보고서 - 비동기식 카운터
- 디지털 순차회로설계 레포트 - 설계 2 : 순차회로 설계 : 디지털설계
소개글