DLD 실험 - 게이트와 부울대수 및 조합논리 회로

목차

Chapter 1. 관련 이론(Theoretical Background)

게이트란?

게이트의 종류

조합논리회로의 설계

본문내용

1
1
(c) NOT 게이트
입력
출력
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
(d) NAND 게이트
입력
출력
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(e) NOR 게이트
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
(f) Exclusive-OR 게이트
조합논리회로의 설계
우선 원하는 회로의 입력과 출력의 관계를 진리표로 표현을 한다. 그 다음은 구현된 진리표를 가지고 대수식을 세우는 것인데 간력한 경우에는 바로 식을 세울수가 있지만 그렇지 않은 경우 대게 적용하기 쉽고 보다 빠른 카노맵을 사용하여 식을 간략화 한다. 카노맵으로 식을 간략화 한뒤 계산 착오가 있었는지 확인을 한다. 후에 간략화된 식을 토대로하여 회로를 구성한다.
a
bc
0
1
00
0
0
01
1
1
11
1
0
10
0
0
카노맵 적용의 예 )
옆의 그림과 같이 그리며 진리표를 세운뒤 다음과 같이 그린다.
간단한 3변수 K맵을 그린것이고 원으로 묶인것을 가지고 대수식을 세우게 된다. 다음 그림은 b'c +a'c 라는 결과를 가진다.

키워드

DLD,   게이트,   부울대수,   논리회로