디지털실험-quartus
본 자료는 1페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

목차

partⅠ 7-Segment Display of Decimal Input

partⅢ 4-bit Ripple Carry adder

partⅣ 1-Digit BCD Adder

partⅤ 2-Digit BCD Adder Ⅰ

partⅦ 2-Digit Base-N Adder (N=(학번 끝자리)%4+11)

partⅧ 2-Digit Base-N Subtractor (N=(학번 끝자리)%4+11)

본문내용

if (A0 == B0) begin
T0=4'b0000;
C1=4'b0000;
end
else if (A0 < B0) begin
SUM=4'b1011;
T0=A0 + SUM - B0;
C1=4'b0001;
end
T1=A1-B1-C1;
C2=4'b0000;
end
● Test result
뺄셈의 경우에 따라 각각의 if문으로 계산한다. 각각의 경우를 모두 고려하여 결과 값을 구한다.
● Compilation & Timing Report analysis
총 34개 pin과 3개의 register
● Discussion : A와 B값의 크기에 따라 어떻게 뺄셈을 할 것인지 정해주는 if-else을 사용하여 계산한다.
partⅨ N-bit Binary to 2-Digit Decimal Converter (4 ● Verilog Code : if(DIP_D >= 100)begin
M = 100;
S = 0; end
● Test result : 입력 값을 출력하기 위해 입력값에서 십의자리를 뺀다. 그 후 출력한다.
● Compilation & Timing Report analysis ● Discussion : 십의 자리에 따라 segment를 출력한다.

키워드

  • 가격1,000
  • 페이지수4페이지
  • 등록일2009.06.12
  • 저작시기2009.3
  • 파일형식한글(hwp)
  • 자료번호#540955
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니