디지털실험-quartus

목차

partⅠ R-S latch

partⅡ D-latch

partⅢ Master-Slave D Flip-Flop

partⅣ Gated D-latch, edge triggered D flip-flop

partⅤ Hexadecimal Value Loader

본문내용

tco from clock "CLK" to destination pin "SEG_DATA[5]" through register "cnt[0]" is 18.944 ns
Info: th for register "D_FF:D1|Qc[6]" (data pin = "DIP_D[6]", clock pin = "clk") is -4.847 ns
● Discussion
처음에는 D flipflop을 4개 사용하여 코드를 작성하였다. SEG8-7, SEG6-5, SEG4-3, SEG2-1에 각각의 flipflop을 만들어 준 것이다. 하지만 이렇게 코드를 작성하다보니 reset에 대한 작동을 표현해 내기가 어려웠다. 처음에는 reset을 가지고 always문으로 작성해 보려고 하였으나 그 내부에 포함되는 출력 A, B, C, D가 data type이 맞지 않는다는 error가 떴다. 그래서 이를 수정하고자 D flipflop을 하나로 만들어 그 안에서 새로운 카운터에 따라 reset과 각각의 출력을 segment에 나타내었다. 그리고 또 다른 문제는 BUTTON을 눌렀을 때 일어나는 clk의 수많은 진동이다. 이 문제를 해결하기 위하여 R-S latch를 작성하였다.

키워드

디지털실험,   quartus,   Laboratory