전력 전송 시스템 회로 설계

목차

□ 서 론

□ 설 계 수 행
- 상황정의 및 가정 설정
- 설계 목표 정의
- 계획 수립
- 계획 수행
- 결과의 검증

□ 결 론

□ 설 계 소 감

본문내용

2. [그림 3-1]회로를 분석하여 입력 페이저에 대한 출력 페이저 비()를 구한다.
(식 3-1) 이다.
그리고 위상차를 구하면, 다음과 같다.
(식 3-2)
(식 3-1)을 이용하여 회로이득을 구하면
(식 3-3)
3. 설 계 수 행
3. 이 회로가 이득 3이고 위상차가 가 될 수 있는지 결정한다.
(식 3-2)에서 주파수 , 커패시터 C , 저항 의 값이 모두 양의 값이기에
이고, 양변에 을 곱해주게 되면
이다. 그러므로 [그림 3-1]에 주어진 회로는
이므로 설계가 가능하다.
4. 조건에 맞는 값을 정한다.
(식 3-2)을 에 대하여 풀면, 이므로 이다. 그리고 (식 3-3)를 에 대하여 풀면,
이므로 이다.
먼저, C값을 설정한다. 값싸고 쉽게 구할 수 있는 커패시터를
선정하기 위하여 으로 선정한다.
다음으로 의 값을 통하여 과 의 값을 정한다.
ⅰ) , ,
ⅱ)
ⅲ) 이다.
ⅳ)
ⅴ) 따라서 쉽게 구할 수 있는 소자들을 사용하기 위하여
C = 4.7 [ ] , , 으로 선정한다.
3. 설 계 수 행
(5) 결과의 검증
C = 1 [ ] , , 으로 하여 회로도를 구성.
[그림 3-3]
위의 [그림 3-3]과 같이 회로도를 앞에서 선정한 소자들의 값을 구하여 PSPICE를 통하여 회로도를 구성하고, 다음 [그림 3-4]와 같이 입력파형() 과 출력파형()을 그래프로 나타내었다.
[그림 3-4]
4. 결 론
위에서 입력 , 출력 의 관계가 성립이 되도록 회로 정수 설계 프로젝트를 하였다. 위의 조건을 만족하기 위하여 C = 1 [ ] , , 이 되도록 소자들의 값을 선정하여 [그림 3-3]과 같이 회로도를 구성하였고, PSPICE 프로그램을 통하여 [그림 3-4]와 같이 시뮬레이션하여 입력파형과 출력파형을 얻을 수 있었다.
[그림 3-4]에서 볼 수 있듯이 의 경우 임피던스가 커패시터와 저항의 병렬연결로 되어 있기 때문에 커패시터가 완전히 충전되는 대략 10ms 까지는 출력파형이 완전 증폭이 되지 못하고 차츰 증폭이되다가 그 이후에는 출력파형이 입력파형에 비해 G = 3 만큼 증폭된 다는 점을 알 수 있었다.
결과적으로 이번 설계의 회로 정수 설계에서 요구하는 출력을 얻기 위한 소자들의 값은 C = 1 [ ] , , 이다.
5. 설 계 소 감
이번 설계를 통하여 가장 중요한 점은 앞으로 많이 사용하고 다루게 될 연산증폭기(OP-Amp)의 특성 및 원리 등을 자세히 알아 볼 수 있는 계기가 되었다는 점에서 매우 중요한 설계였다는 생각이 든다. 이번 설계를 통하여 약간은 머뭇거리는 부분이 많았지만 그래도 많은 성과를 거두었다는 생각이 든다. 그러나 아직도 입력파형과 출력파형의 정확한 위상차를 구하기 위하여 노력을 해 보았으나 방도를 찾지를 못하였고, 많은 부분이 미흡하다는 것을 느낄 수가 있었다. 이렇게 설계를 통하여 여러번의 프로그래밍을 하면서 차츰 프로그래밍 실력도 쌓아 갈 수 있는 듯 하여 좋은 것 같다.
이번 설계의 요점은 연산증폭기(OP-Amp)의 특성 및 원리를 이해하는거 인 것 같다.

키워드

전력,   전송,   시스템,   설계,   회로