목차
1. Microstrip to CPW simulation 결과분석
2. Microstrip to CPW simulation using via hole 결과분석
3. Via 구조의 문제점
2. Microstrip to CPW simulation using via hole 결과분석
3. Via 구조의 문제점
본문내용
과가 잘 될 것이다. 두 번째는 Microstrip line 자체의 프린징 필드(방사손실)에 의한 손실을 들 수 있다. 그리고 via 간격이 작을수록 첫 번째 공진 주파수 지점이 고주파로 이동한다. 마이크로 스트립 구조에 TOP에 Copper Fill in한 구조를 예를 들면, 접지 임피던스의 상승을 막을 수 있어, 리턴 커런트의 악영향을 줄일 수 있지만, 공진주파수가 많이 존재하게 된다. 이것은 EMI에 굉장히 좋지 않은 영향을 미친다. 만약 PCB상의 회로 동작 주파수 혹은 고조파 성분의 주파수가 공진 주파수와 중복이 된다면 EMI 방사 노이즈 레벨은 더 상승하는 결과를 초래한다.
<참고자료>
www.rfdh.com , 인쇄회로 기판의 리턴커런트 플랜용 비아홀의 분포량 및 간격에 따른 EMI설계지침
<참고자료>
www.rfdh.com , 인쇄회로 기판의 리턴커런트 플랜용 비아홀의 분포량 및 간격에 따른 EMI설계지침
소개글