카운터와 시프트 레지스터

목차

1. 실습목적

2. 실습 기자재, 부품 및 자료

3. 실습방법 및 순서

4. 실습결과보고서

본문내용

1
0
0
0
8
0
1
1
1
7
9
1
0
0
1
9
0
1
1
0
6
10
1
0
1
0
10
0
1
0
1
5
11
1
0
1
1
11
0
1
0
0
4
12
1
1
0
0
12
0
0
1
1
3
13
1
1
0
1
13
0
0
1
0
2
14
1
1
1
0
14
0
0
0
1
1
15
1
1
1
1
15
0
0
0
0
0
16
0
0
0
0
0
1
1
1
1
15
17
0
0
0
1
1
1
1
1
0
14
18
0
0
1
0
2
1
1
0
1
13
2) 시프트 레지스터
CLK
Q3
Q2
Q1
Q0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
1
0
0
4
1
0
0
0
5
0
0
0
1
6
0
0
1
0
7
0
1
0
0
3) 종합검토 및 논의
이번 실습은 비동기식 카운트-업 카운터 회로 및 카운트-다운 카운터 직렬입력-병렬출력 시프트 레지스터 회로를 구성하고 각각의 동작원리 및 동작특성을 확인하는 것이다.
먼저 회로도 1번을 보고 회로를 구성하였다. 먼저 브레드보드에 74LS76 JK 플리플롭 두 개를 사용해서 74LS74, 74LS76의 핀 배열과 기능을 보고 회로를 구성하였다. 각 IC에 전원을 공급하고 LED를 Q3 ～ Q0에 연결하였다. CLR에 0을 인가하고 함수 발생기로부터 0～5V의 사각파를 만들어 CLK에 연결하였다. PR에 1을 인가하여 LED의 점등을 관찰하니 0~15까지의 계수값을 출력하였고, 그 이후에는 다시 순환되는걸 알 수 있었다. 첫 번째 회로도에서는 첫 번째 IC의 Q값이 CLK로 연결되는데 두 번째 회로도는 첫 번째 IC의 Q 값이 CLK로 연결되기 때문에 그것만 바꿔주고 CLR대신 PR에 1을 인가하여 실험을 하였다. LED의 점등을 확인하니 첫 번째 실험과는 반대로 15~0까지 계수값을 출력하였다.
J와 K의 입력 값이 모두 1일 때 토글현상이 일어나 펄스의 값을 1-0의 순차적인 값을 발생시켰다. 각 플립플롭의 출력 Q와 다음 CLK으로 연결되어 순차적인 펄스를 가지며 다음 플립플롭의 출력 값을 토글시킴을 확인할 수 있었다. 단, 토글이 됨에 따라 Bit의 자리가 커질수록 토글 되는 시간이 지연됨을 확인할 수 있었는데, 그 토글의 시차는 Bit의 증가에 따라 2배씩 커짐을 확인할 수 있었다. 실험을 하던 중 궁금증을 유발시킨 점은 토글링의 현상이 일어날 때 즉 Bit의 수가 올라감에 따라서 (1Bit에서 2Bit 로 2Bit에서 4Bit로 영향을 줄때)약간의 시간지체가 있음을 발견했는데 이 또한 순차적으로 펄스를 받게 됨에 지연현상이 일어나는지 좀 더 고찰할 필요가 있음을 느꼈다.
마지막 실험은 시프트 레지스터에 관한 실험이다. 브레드 보드 위에 74LS74 D 플리플롭 두 개를 사용해서 직렬 입력-병렬출력 시프트 레지스터 회로를 회로도 3번을 보고 구성하였다. 마지막 실험도 1,2번 회로구성과 같이 하였는데 한 가지 다른점이 있었다. DIN에 1을 인가하고 Q0와 연결된 LED가 점등되는 것을 확인한 후, DIN을 Q3와 연결한다는 것이다.
회로를 제대로 구성하고 마친 줄 알았는데 위의 것을 빠뜨리고 했던것이다. 이상한것은 제대로 구성했다면 LED점등이 한 칸씩 이동해야 하는데 계속 두 칸씩 이동하는 것이다. 계속해서 회로를 바꿔서 구성해보고 해본결과 한 칸씩 이동하게끔 결과를 얻어냈다.
솔직히 실험이 진행될수록 점점 어려워져 가는 것은 사실이다. 하지만 그동안 열심히 해 왔기에 남은 실험 두 번도 잘 끝마치고 싶은 생각을 했다. 친절하게 실험을 도와주신 조교님과 공동실험자에게 감사드린다. 그리고 일상생활을 함에 있어서도 우리가 배운 예를 이해하고 다시금 생각해 보는 실험이 아니었나 싶다.

키워드

카운터와 시프트 레지스터,   공학,   실험자료