[디지털실험]기본논리게이트

소개글

[디지털실험]기본논리게이트에 대한 보고서 자료입니다.

목차

1.목적

2.이론

3.실험기구

4.실험절차

5.참고문헌

본문내용

표현하는 것이 나중에 회로를 구현할 때 성능 측면뿐만 아니라 비용면에서도 이득이 된다. 논리식을 간소화하는 방법에는 대수학적 처리방법(Algebraic manipulation), 카노맵(Karnaugh Map)을 이용하는 방법, 도표를 이용하는 방법(Tabulation method) 등이 있다.
카노맵을 이용한 논리식 간소화 방법은 변수의 갯수가 2개, 3개, 4개인 경우에 주로 사용되며, 변수 수에 따라 그림 11-1과 같은 맵을 사용한다. 그림의 카노맵에서 좌측 상단에는 사용되는 변수를 쓰며, 좌변과 상변에 있는 2진수는 해당변수의 값을 뜻한다. 따라서 예를 들어 4변수 카노맵에서 위에서 두번째, 왼쪽에서 세번째에 위치한 네모칸은 w=0, x=1, y=1, z=1인 경우에 해당하며, 논리식으로 표현하면 w'xyz, 최소항 기호로 표현하면 m7에 해당하는 칸이 된다. 카노맵에서의 네모칸 하나 하나를 셀(cell)이라고 부르기도 한다.
그림 11-1. 카노맵
진리표와 카노맵은 그림 11-2에 나타낸 것과 같이 서로 밀접한 관계가 있다. 즉, 진리표의 각 행은 카노맵의 각 네모칸들과 일대일 대응관계를 가진다. 따라서 카노맵 자체는 진리표의 또 다른 표현 방법에 불과하다고 생각할 수 있다. 그러나 카노맵은 특징이 있다. 즉 진리표는 단순히 이진변수가 가질 수 있는 값이 커지는 순서대로 000 부터 001, 010, ....... , 111까지 차례로 위에서 아래 방향으로 써져 있는 반면, 카노맵은 인접한(adjacent) 네모칸들 사이에 오직 하나의 변수값만이 변화되도록 만들어져 있다. 예를 들어 그림 11-2에 나타낸 3변수 카노맵에서 m0 칸과 m1 칸은 각각 x=0, y=0, z=0과 x=0, y=0, z=1에 해당하는 칸으로 두 칸의 2진수 값이 z값만 서로 다름을 볼 수 있다.
그림 11-2. 진리표와 카노맵 대응 관계
3.실험기구
디지털 실험장치
오실로스코프
NOT 게이트 7404
AND 게이트 7408
OR 게이트 7432
NAND 게이트 7400
NOR 게이트 7402
XOR 게이트 7486
4.실험절차
(1)디지털 실험기관 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터 스위치(data switch) SW1 과 SW2를 각각 A,B에 연결하고,SW1 과 SW2를 low(0), high(1)로 변환시키면서 오실로스코프를 사용하여 X의 출력 전압을 측정하여 표1 에 기록하고,이 전압이 low인지 high인지 판독한다.
(2)7432 OR 게이트, 7400 NAND 게이트, 7402 NOR 게이트, 7486 XOR 게이트를 이용하여 논리게이트 실험회로 (b),(c),(d),(e)를 구성하고 절차 (1)을 반복하요 표 1을 완성한다.
(3)7400 NAND 게이트와 7402 NOR 게이트를 이용하여 각각 회로 (f),(g)를 구성하고 그 각각에 대해서 절차(1)을 반복하여 표2에 기록한다.
(4)7404 NOT 게이트, 7408 AND 게이트, 7432 OR 게이트를 이용하여 XOR 등가회로 (h)를 구성하고 절차 (1)을 반복하여 표3에 기록한다.
(5)7400 NAND 게이트를 이용하여 XOR 등가회로 (i)를 구성하고, 절차(1)을 반복하여 표3에 기록한다.
(6)7402 NOR 게이트 두개를 이용하여 XOR 등가회로 (j)를 구성하고,
절차(1)을 반복하여 표3을 완성한다.
(7)7486 XOR 게이트를 이용해서 패리티 확인회로 (k)를 구성하고 절차(1)을 반복하여 표4에 기록한다.
(8)7404 NOT 게이트를 이용해서 회로도 (1)을 구성하고 스위치 SW1을 A에 연결한 후, SW1을 0과1에 두고 X1~X6의 논리상태를 측정하여 표 5에 기록하고,오실로코프의 두 채널을 모두 사용하여, 그림 1에 A와 X6의 두 파형을 도시하고, 그 사이의 전파 지연을 측정한다.
*주의사항: 집적 소자들은 정전기나 충격전압에 약하기 때문에 전원을 켠 상태로 결선을 하지 말 것. 칩에 전원을 인가하기 전에 반드시 +5 V인지 확인할 것. 그리고 칩의 접지 pin이 반드시 전원 공급기의 0 V(ground)에 연결되어 있는지 확인할 것. 잘못된 결선이 발생하지 않도록 칩 위로 전선이 오가지 않도록 할 것. (가급적 2차원 평면으로 결선을 할 것.)
5.참고문헌
디지털공학실험(이병기 저) 사이텍미디어 (p21~31)
VHDL을 이용한 디지털 논리회로 설계(William Kleitz 저) 아이티씨
(p50~54,p64~83)

키워드

디지털,   실험,   논리게이트,   예비,   게이트