[컴퓨터 구조] Single-Cycle MIPS 설계

소개글

[컴퓨터 구조] Single-Cycle MIPS 설계에 대한 보고서 자료입니다.

목차

1. Top-level single cycle 회로의 완성된 설계
2. 요구된 5개의 블록의 베릴로그 코드
3. 시뮬레이션 결과

본문내용

(전략)

2. 요구된 5개의 블록의 베릴로그 코드

module control_single(opcode, RegDst, Jump, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, Branch, ALUOp);

module alu(ctl, op1, op2, zero, result);

(중략)

3. 시뮬레이션 결과

R1 레지스터의 instruction 주소는 00000800. 이 값은 다음 과정에 따라 생성된다.

(중략)

1) add R1, R2, R3
2진수 코드: 000000 00010 00011 00001 00000 100000
16진수 코드: 0000 0000 0100 0011 0000 1000 0010 0000
INSTRUCTION value: 00430820, R1 = R2 + R3 = 3 + 5 = 8
'LOOK‘의 값은 rt의 데이터를 의미한다. 'PROBE'의 값은 rd이다. 'READ_VALUE'의 값은 rs이다.
‘ADDRESS'의 값은 계산된 'PROBE'의 값이다.

2) addi R1, R2, 17
2진수 코드: 001000 00010 00001 00000 00000 010001
16진수 코드: 0010 0000 0100 0001 0000 0000 0001 0001
INSTRUCTION value : 20410011, R1 = R2 + 17 = 3 + 17 = 20

(후략)

키워드

컴퓨터구조,   MIPS,   Verilog,   Quartus