메뉴펼치기
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
해당 자료는 8페이지 까지만 미리보기를 제공합니다.
8페이지 이후부터 다운로드 후 확인할 수 있습니다.
8페이지 이후부터 다운로드 후 확인할 수 있습니다.
목차
1.PA의 설계 목표
2.PA의 설계 방법
3.PA의 설계 결과
4.보완할 점
2.PA의 설계 방법
3.PA의 설계 결과
4.보완할 점
본문내용
보완할 점
1. 선형성을 높이기 위한 다른 바이어스 회로
능동형 바이어스 회로
추가적인 DC 소모없이 바이어스 포인트를 증가시켜 선형성이 증가
2. 캐스코드 증폭기 회로
CMOS FET는 높은 무릎전압과 낮은 항복 전압을 갖는다
1) 큰 전압 스윙을 갖는다
2) Oxide Breakdown 및 Hot carrier effect 방지
3. 제작 시 유의점
1) 안정된 접지와 방열체가 필요하다
2) 트랜지스터 리드의 접착 평면은 회로판에 가능한 밀착
3) 출력 레벨 감지 및 출력 보호 회로 구현
4) 적절한 하우징을 통한 열 배출
1도 상승 시 0.115W 상승
1. 선형성을 높이기 위한 다른 바이어스 회로
능동형 바이어스 회로
추가적인 DC 소모없이 바이어스 포인트를 증가시켜 선형성이 증가
2. 캐스코드 증폭기 회로
CMOS FET는 높은 무릎전압과 낮은 항복 전압을 갖는다
1) 큰 전압 스윙을 갖는다
2) Oxide Breakdown 및 Hot carrier effect 방지
3. 제작 시 유의점
1) 안정된 접지와 방열체가 필요하다
2) 트랜지스터 리드의 접착 평면은 회로판에 가능한 밀착
3) 출력 레벨 감지 및 출력 보호 회로 구현
4) 적절한 하우징을 통한 열 배출
1도 상승 시 0.115W 상승
키워드
추천자료
- 가격3,000원
- 페이지수24페이지
- 등록일2010.12.23
- 저작시기2008.6
- 파일형식파워포인트(ppt)
- 자료번호#644520
본 자료는 최근 2주간 다운받은 회원이 없습니다.
소개글