다이오드 개발

목차

17.9.2 Diode Envelop Detector

17.7.3 Cascade 증폭기

18.1.3 4비트 PARITY CHECKER

18.1.4 전감산기

본문내용

증폭기는 큰 전압이득을 구현할 수 있으나 한단의 common emitter 증폭기에 비하여 대역폭이 줄어드는 단점을 가지고 있다.
2. 문제
1)진단 및 후단에 사용된 트랜지스터 Q2N2222의 동작점을 bias 해석을 통하여 구하라.
두 트랜지스터의 동작점 일치여부와 이유를 설명하라.
2)AC sweep 해석을 통하여 cascade 증폭기의 대역폭, lower half power frequency, upper half power frequency 전압이득을 구하라.
3)AC sweep 해석을 통하여 전단 및 후단의 대역폭과 전압이득을 측정하라.
4)문제2와 문제3의 결과로부터 cascade 증폭기의 전기적 특징을 설명하라.
3. 시뮬레이션 조건
입력신호는 크기가 1V로 고정된 VSRC 전압원을 사용하고 출력전압을 decilbel값으로 표현할 경우 전압이득, lower 및 upper half frequencies 대역폭을 쉽게 구할 수 있다. 전,후단의 주파수 특성을 측정하고자 할 경우 probe가 갖고 있는 수학적인 연산자를 이용할 경우 용이하게 구할 수 있다.
4. 시뮬레이션 결과
18.1.3 4비트 PARITY CHECKER
1. 회로개요
본 회로는 EX-OR gate로 구성된 4비트 parity checker 회로이다.
2. 문제
1)4비트 parity checker 회로의 동작을 확인하라.
2)4비트 이상의 parity checker 회로의 구성은?
3. 시뮬레이션 조건
1.6[us]동안 transient 해석을 하며, 입력 신호는 0000,0001, ..... ,1110, 1111을 인가한다. 입력신호의 주기는 0.1[us]이다.
4. 시뮬레이션 결과
18.1.4 전감산기
1. 회로개요
본 회로는 전감산기 회로이다.
2. 문제
1) 전감산기 회로의 동작을 확인하라.
2) 전감산기 회로의 동작을 설명하고 2비트 또는 그 이상의 비트에 대한 확장성을 설명하라.
전가산기(Full Adder)
- 전가산기는 하위에서 올라온 캐리를 고려한 가산기
와 는 더해질 두 입력이고 - A B Cn는 하위 위치에서 올라온 캐리
- Cn+1은 다음자리로 올라가는 캐리, S는 현재 자리에서의 합
- 전가산기의 진리표 -
- 캐리 Cn+1의 카르나도 -
- 반가산기 2개를 이용한 전가산기 -
3. 시뮬레이션 조건
1[us]동안 transient 해석을 하며, 입력 신호를 000, 001, 010, 011, 100, 101, 110, 111을인가한다. 입력신호의 주기는 0.1[us]이다.
4. 시뮬레이션 결과
⑴ 회로개요
그림의 회로는 RC를 이용한 envelope detector이다.
고주파의 carrier신호로 변조된 신호를 복조하는데 이용될 수 있다.
⑵ 문제
1. 이 회로를 위한 입력신호를 500kHz, 2kHz의 두 사인파로 만들어라.
2. 이 회로의 동작상태를 검증하라.
⑶ 시뮬레이션 조건
1. 사용 소자 : Diode(D1N916), C, R
2. 해석 방법 : Transient 해석
⑷ 시뮬레이션 결과
17-7-3 Cascade 증폭기
⑴ 회로개요
두 개의 common emitter 증폭기를 직렬형태로 구성한 회로이다. 일반적으로 높은 전압이득을 얻을 수 있으며 입력단의 전기적 성질은 전단에서, 출력저항은 후단의 common emitter 증폭기에 의해 결정된다. Cascade 증폭기는 큰 전압이득을 구현할 수 있으나 한단의 common emitter 증폭기에 비하여 대역폭이 줄어드는 단점을 가지고 있다.
⑵ 문제
1. 진단 및 후단에 사용된 트랜지스터 Q2N2222의 동작점을 bias 해석을 통하여 구하라.
두 트랜지스터의 동작점 일치여부와 이유를 설명하라.
2. AC sweep 해석을 통하여 cascade 증폭기의 대역폭, lower half power frequency, upper half power frequency 전압이득을 구하라.
3. AC sweep 해석을 통하여 전단 및 후단의 대역폭과 전압이득을 측정하라.
4. 문제2와 문제3의 결과로부터 cascade 증폭기의 전기적 특징을 설명하라.
⑶ 시뮬레이션 조건
입력신호는 크기가 1V로 고정된 VSRC 전압원을 사용하고 출력전압을 decilbel값으로 표현할 경우 전압이득, lower 및 upper half frequencies 대역폭을 쉽게 구할 수 있다. 전,후단의 주파수 특성을 측정하고자 할 경우 probe가 갖고 있는 수학적인 연산자를 이용할 경우 용이하게 구할 수 있다.
⑷ 시뮬레이션 결과

키워드

다이오드 개발 ,   ps를 이용한 다이오드 개발