diode 정류기(rectifier)설계

소개글

diode 정류기(rectifier)설계에 대한 보고서 자료입니다.

목차

1장 Overview
2장 Hand Calculation
3장 Pspice Simulation
4장 실험결과
5장 결론 및 토의

본문내용

다이오드와 저항을 갖추었다. 그리고 클램핑 회로에 관한 최소한 3개의 요소, 즉 다이오드, 콘덴서, 저항을 갖추어서 선택 하였다. 그러므로 이 두 개의 회로는 우리가 설계 하고자 하는 AC signal or power를 DC signal or power로 정류하는 목적을 갖춘 회로 이므로 선택하였다.
▶ 중간단자 전파 정류 회로(Full-wave rectifier)
<회로.4>
▶ 브리지 전파 정류 회로(Full wave bridge rectifier)
<회로.5>
● 구 현 : 모의실험
모의실험은 위의 3장에서 보인 Pspice Simulation에서 보인 파형을 관찰 해
가며 회로를 해석해 보았다.
▶ 부하저항에 병렬로 캐패시터가 없는 경우
먼저 중간단자 회로에서는 노드 a에 걸리는 전압은 반주기 동안 인가전압 V1에 의해 + 방향의 파형이 나타나고, 인가전압 V2에 의해 남은 반주기 동안 (-)인 부분이 위상이 바뀌어서 (+)인 부분으로 나타난다. 그러므로 부하 저항 R1에 걸리는 출력전압을 살펴보면 |Sine|의 파형이 나온다.
브리지 회로에서는 V1이 (+)일 때는 D1 D4 다이오드가(순방향) on이 되고 (+)전압 파형이 출력되고, V1이 (-)일 때는 D2, D3 다이오드가(역방향) on이 되어 파형이 나온다.부하 저항 R1에 걸리는 전압의 파형은 |Sine| 파형이 출력된다.
▶ 부하저항에 병렬로 캐패시터를 달아 준 경우(C1)
캐패시터를 저항에 병렬로 연결하여 부하저항에 걸려 출력된|Sine|파형을 DC와 같은 형태로 바꾸어 주기위한 적절한 캐패시터 값을 설정해야 한다. 기본조건에서 Vr(ripple 전압)을 ±5%의 오차를 가지도록 하라고 하였으므로 정류기 해석을 통하여 C값을 구하여 회로를 설계에 캐패시터 값을 구한 뒤 설계를 하여야 한다. 인가 교류 전압을 직류 전압으로 바꾸어 주기위한 것이 캐패시터의 역할이다.
● 구 현 : 실제실험
▶ 브리지 전파 정류 회로(Full wave bridge rectifier) 회로도
<회로.5>
<사진.3>회로를 브레드보드에 구현한 사진
우리가 실험한 회로로 브리지 전파 정류 회로를 선택하였다. 선택 이유는 파형발생기 1대로 모든 조가 실험을 하고 있어서 2대의 파형발생기가 필요한 중간 단자 전파 정류 회로는 실험을 하지 않았다. (결과는 같으므로..)
<사진.1>캐패시터를 연결하지 않았을 때 <사진.2>C1=33uF일 때
Pspice의 시뮬레이션 결과와 같은 실험 결과가 나왔다. Pspice로 한 모의 실험과 같이 캐패시터가 있는 경우와 캐패시터가 없는 경우를 구분하여 실험을 실시하였다. 실험 결과는 4장을 확인하면 되겠다.
● 모의실험과 실제실험의 비교
▶ C1=33uF일 때
Pspice 결과 실제실험 결과
● Discussion
1. 1, 2, 3 단계의 수행 결과에 관한 통합적인 고찰을 한 후, 원하는 결과를 얻었는지 그 결과에 대해 논하시오.
1단계 - Hand Calculation에서 구한 캐패시터 C값의 범위가 32.679~163.395uF인 결 과를 얻었는데 이 범위는 Vr(ripple 전압)의 범위를 1~5%(0.1~0.5V)로 하였 기에 인가된 교류 전압이 완벽한 직류 전압으로 출력을 얻지는 못하였다.
2단계 - 회로도 작성에서는 이론적으로 확인한 정류기의 회로를 선택하였으므로 이상 적인 결과를 얻기에는 충분한 조건을 갖추었다.
3단계 - Pspice를 통한 모의실험에서 시뮬레이션 결과는 정확한 직류 전압을 얻지는 못하였지만 설계 과제에서 제시한 내용 Vr(ripple 전압)이 5% 이내에 조건을 만족하므로 우리가 원하는 결과를 얻은 것 같다.
- 실제 구현한 회로의 결과에서도 캐패시터가 없는 경우의 출력 파형은 우리가 원하고자 한 |sine| 파형이 나왔다. 그리고 <사진.4> (오실로스코프의 프로브를 거꾸로 연결하여서 반대로 파형이 나왔지만 단순히 Vr를 확인하기 위한 사진 으로 첨부 한다.)를 확인해 보면 오실로스코프의 나타나는 출력 파형을 확인 한 결과 Vr이 ±5%(±0.5V) 이내인 결과를 얻었다. 네모 칸당 전압을 1V(눈금당 0.2V)로 맞추어 놓고 보면 +1이 표시된 부분을 기준점으로 Vr이 눈금을 4개 (±0.4V) 안에서 출력되는 것을 확인 할 수 있다. 그러므로 설계 조건 Vr이 ±5%인 것을 만족한다.
<사진.1> <사진.4>
2. 좀 더 나은 설계가 되기 위한 제안을 하시오.
▶ 모의 실험 - 제일 먼저 해봐야 할 것은 실제 실험을 통해서 나온 전압파형과 시뮬레이션을 통해 얻은 전압파형을 비교 분석해 봐야한다는 것이다. 목표는 Ripple 전압을 ±5%로 회로를 설계하는 것이지만 5%이하로 낮추도록 회로의 개선방향을 생각해봐야 할 것이다. 리플전압을 조절할 수 있는 소자에 대한 스터디를 더 해봐야하고 실제 실험에서는 모든 요소를 적절히 사용해서 전압파형이 최대한 직선에 가깝게 나오도록 해야 한다.
▶ 실제 실험 - 기기의 오차가 없는 정확한 기기들로 실험을 하여야 하고 브레드보드에 기생저항이 없는 것과 다이오드, 저항, 캐패시터 값이 정확한 것을 사용 하면 실험을 할 때에 우리가 잘못한 것 이외의 부분에서는 실험의 오차가 생기지 않으므로 좀 더 나은 설계가 될 것 같다.
3. 정확한 실험이 되지 않는 이유에 대해 논하시오.
실제 실험을 하지 못하고 모의실험을 통하여 결과를 확인 하였을 시에는 우리가 원하는 실험의 결과를 얻었다고 말할 수 있다. 하지만 실제 실험을 하게 된다면 브레드보드에 있는 기생 저항과 교류 전압을 인가하기 위한 파형발생기의 내부에 저항 등 거의 이상적인 Pspice 시뮬레이션에서 와는 다른 오차의 원인이 있기 때문에 정확한 실험이 되지 않을 것 같다. 실제 실험을 통하여 오차가 생기는 이유에 대해서 좀 더 확인할 필요가 있을 것 같다.
중간보고서 밑에 추가부분 실제 실험결과에 대한 이유
실제 실험 결과도 Pspice 결과와 마찬가지로 설계 조건의 만족한 결과를 얻었으므로 정확한 실험이 되지 않았다고는 말할 수 없다. 하지만 부족한 부분이 있다면 설계에 사용되는 기기들의 대한 정확한 사용법을 숙지를 못하여서 조금 부족한 설계가 된 것 같다.

키워드

클램프,   클리프,   rectifier,   Diode 정류기 설계,   정류기,   pspice,   diode,   Pass Filter