[설계보고서] 디지털 공학 실습 과제 - 디지털 알람 시계
본 자료는 1페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

목차

․ 동작설명
․ 부분별 설계과정
․ 부품목록
․ 전체 회로도

본문내용

의 직류 전압을 얻는 회로
② 시계 발진 부분 / 일시정지
NE555에서 발생된 10Hz의 클럭을 7490으로 입력시켜 10분주된 1Hz의 펄스를 얻는다. NE555의 출력펄스와 RS래치 펄스발생회로를 NAND게이트로 연결하여 스위치를 통해 일시정지를 가능하게 하였다.
③ 시계 & 알람부분의 시간 카운터
10진카운터(7490)과 6진카운터(7492)를 연결하여 60카운터를 만들어 초와 분을 세도록 하고, 10진카운터와 3진카운터(10진카운터의 출력단자 Q0, Q1만 사용)를 이용하여 시를 세도록 하였다.
④ 시간 조절 기능
RS래치를 사용하여 발진을 시켜 카운터의 클락 부분(초에서 분, 분에서 시로 넘어가는 클락)에 인가한다.
⑤ 알람 리셋 기능
3번 출력을 카운터의 리셋단자로 연결하여 스위치를 눌렀을 때 리셋 시켰다.
⑤ 디스플레이
각 카운터에서 받은 출력을 디코더(7448)와 세그먼트(FND500)를 이용하여 표시하였다.
(알람부분은 초부분이 없는 것 빼고 시계부분과 같다.)
⑥ 비교기
디지털시계와 알람시계의 출력값을 비교하여 ‘1’을 출력
⑦ 알람 출력
비교기의 마지막 AND게이트에서 나온 출력에 의하여 클락 펄스가 발생, 스피커가 출력된다.
부품목록
IC : 7485(비교기), 7408(AND), 7400(NAND), 7490, 7492(Counter), NE555(발진용), 7476(JK F/F), 7448(Decoder)
저항 : RS래치용(5K, 3.9K), 발진(47K * 2), 스피커 출력(1K)
커패시터 : 발진(1uF), 리셋스위치용(33u)
세그먼트, 스피커, 스위치
전체회로도

키워드

  • 가격2,000
  • 페이지수5페이지
  • 등록일2011.12.25
  • 저작시기2009.6
  • 파일형식한글(hwp)
  • 자료번호#723096
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니