디지털회로실험 예비보고서-산술논리 연산 장치

목차

■ 실험제목 : 산술논리연산장치

■ 관련이론

(1) ALU (arithmetic-logic unit) ; 산술논리 연산장치

(2) 산술 연산 장치

(3) 논리 연산 장치

■ 실험의 이론적 결과

(1) 예비보고서

(2) 실 험

본문내용

있는 연산자들에 대해 연산과 논리
동작을 담당한다. 몇몇 프로세서들에서는 ALU가 연산장치(AU)와 논리장치(LU)의 두
부분으로 나뉘어져있는 경우도 있다. 또, 어떤 프로세서들은 1개 이상의 AU가 장착된
경우도 있는데, 예를 들어 고정 소숫점 연산을 위한 것과 부동 소숫점 연산을 위한 전용
AU를 별도로 두는 경우이다 (PC의 부동 소숫점 연산은 별도로 분리된 칩에 있는 부동
소숫점 처리장치(floating-point unit)에서 행해지는 경우도 있는데, 이것을 수치연산 보조
프로세서(numeric coprocessor)라고 부른다).
대체로 ALU는 입력과 출력을 위해 프로세서와 메인 메모리 그리고 입출력 장치에 직접
액세스를 하는데, 입력과 출력은 버스라고 부르는 전자적인 통로를 따라 흐르게 된다.
입력은 연산코드(때론 줄여서 op code라 함)을 포함하고 있는 기계 명령어, 하나 또는
그 이상의 연산자 그리고 형식코드로 구성된다. 연산코드는 수행해야 할 연산이 무엇인지를
ALU에게 알려주며, 연산자는 그 연산을 위해 사용된다. 형식코드는 연산코드와 함께
결합되어, 연산의 대상이 고정 소숫점 형식인지, 부동 소숫점 형식인지를 알려준다.
출력은 레지스터 내에 있는 결과와, 수행된 연산이 성공적이었는지에 관한 상태를 알려
주는 값들로 구성된다.
일반적으로 ALU는 입력된 연산자와, 현재 더해지고 있는 연산자, 누산기에 저장된 결과,
그리고 시프트된 결과들을 저장하기 위한 공간을 가지고 있다. ALU 내의 비트의 흐름과,
그 안에서 수행된 연산들은 게이트 회로에 의해 통제되는데, 게이트 회로는 다시 각 연산
코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리 장치에 의해 통제된다.
연산장치 내에서 곱셈이나 나눗셈은 일련의 덧셈이나 뺄셈 그리고 자릿수를 이동하는
방법(shift) 등을 통해 이루어지며, 음수를 표현하는 방법에도 여러 가지가 있다. 논리장치
내에서는 16개의 논리 연산중 하나가 수행될 수 있는데, 예를 들어 두 개의 연산자를
비교해서 서로 맞지 않는 비트가 어떤 것인지를 찾아내는 것 등이 그것이다.
기능선택
출 력
기 능
s2
s1
s0
Cin
0
0
0
0
F = A
0
0
0
1
F = A+1
0
0
1
0
F = A+B
0
0
1
1
F = A+B+1
0
1
0
0
F = A-B-1
0
1
0
1
F = A-B
0
1
1
0
F = A-1
0
1
1
1
F = A
1
0
0
X
F = A∨B
OR
1
0
1
X
XOR
1
1
0
X
F = A∧B
AND
1
1
1
X
NOT
(2) 산술 연산 장치
가) 내부는 기본적으로 전 가산기로 구성되어 있으며, 이를 이용하여 가산 및 감산을 수행함.
나) 산술 연산 장치 구성 : 전 가산기 회로를 이용한 병렬 가산기로 구성됨,
다) 다음 7가지의 산술연산이 가능하다고 가정한다.
(a) (덧셈)
(b) (캐리를 갖는 덧셈)
(c) (B의 1의 보수를 갖는 덧셈)
(d) (뺄셈)
(e) (A의 전달)
(f) (A을 1만큼 증가)
(g) (A을 1만클 감소)
여기서 다섯 번째 전달연산의 경우는 두 가지의 경우의 수가 있다. 즉 B=0, Cin = 0인
경우와 B의 이진값이 모두 1이고 Cin = 1인 경우이다.
기능선택
가산기의
Y입력
출 력
기 능
s1
s0
Cin
0
0
0
0
F = A
0
0
1
0
F = A+1
0
1
0
B
F = A+B
0
1
1
B
F = A+B+1
1
0
0
A에 B의 1의 보수를 더함
1
0
1
A에 B의 2의 보수를 더함 (뺄셈)
1
1
0
모두 1
F = A-1
1
1
1
모두 1
F=A
라) 병렬가산기에 의한 산술연산
(a) 가 산
캐리 비트 Cin을 0으로하고 A와 B를 가산하여 합이 F로 구해진다.
(b) 가산 + Carry
Cin을 1로 하여 F=A+B+1을 구한다.
(c) A+B의 보수
감산의 경우에는 B에 1의 보수를 입력해서 F=A+B를 연산한다.
(d) 감 산
Cin을 1로 하면 F=A+ B+1로 되어 A와 B의 2의 보수를 가산.
(d) A 증 가
F=A+1이 되어 1 증가 연산이 된다.
(e) A 감 소
B의 입력이 모두 1이면 F=A+111111(b)가 되어 F=A-1연산한다
(f) A 전송-1
B의 입력을 모두 0 을 입력하면 F=A+0 이 되어 F=A가 된다.
(g) A 전송-2
Cin을 1로 하였기 때문에 F = A -1 + 1이 되어 F = A가 된다.
(3) 논리 연산 장치
가) 어떠한 논리 연산에 대하여도 각각 한 쌍의 입력을 갖는 그 연산에 필요한 논리 게이트만
있으면 됨.
나) OR, AND, XOR, NOT의 논리 연산을 수행하는 장치 : 비트 단위로 연산
다) 연산 장치 제어 신호 S2, S1, S0, Cin에서 S2가 1일 때 논리 연산 처리가 된다.
s1
s0
논리연산
출 력
0
0
OR 연산
0
1
XOR 연산
1
0
AND 연산
1
1
NOT 연산
■ 실험의 이론적 결과
(1) 예비보고서
(1) 전가산기(full adder)에 대해 설명하라.
아래 그림과 같이 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci 을 더해 합 S와 윗자리
로의 자리올림 Co를 출력하는 조합회로이다
(2) ALU의 기능에 대해 설명하라.
① 캐리 없는 덧셈, 캐리 있는 덧셈/뺄셈
② 8비트 및 16비트의 1 증가, 8비트의 1 감소
③ BCD(Binary Coded Decimal) 10진 조정
④ 곱셈/나눗셈
⑤ AND, OR, XOR, 로테이트(rotate)
⑥ 바이트 컴플리먼트(1의 보수) 및 비트 컴플리먼트(complement)
⑦ 니블(nibble: 4비트)단위의 데이터 교환
⑧ 비트 단위 처리 기능(Boolean 대수 처리 기능)
⑨ 조건 점프의 판단 기능
(3) 본 장의 이론에서 설명된 것과 달리 산술연산회로를 구현할 수 있다. 다른 형태의 산술
연산회로를 설계하라.
(2) 실 험
1) 산술연산회로를 결선하라.
2) 표 1의 결과가 나오는지 확인하라.
3) 논리연산회로를 결선하라.
4) 표 2의 결과가 나오는지를 확인하라.
5) ALU회로를 결선하라.
6) 표 3의 결과가 나오는지를 한 기능씩 확인하라.

키워드

산술논리연산장치,   디지털회로실험,   중앙처리장치