인베디드 시스템 과제

소개글

인베디드 시스템 과제에 대한 보고서 자료입니다.

본문내용

y and device 3 has lowest priority. Each device’s interrupt handler takes 5 time units to execute. Show what interrupt handler (if any) is executing at each time given the sequence of device interrupts displayed below.
Problem 9. [Textbook: Q3-21]
If we want an average memory access time of 6.5 ns, our cache access time is 5 ns, and our main
memory access time is 80 ns, what cache hit rate must we achieve?
Problem 10. [Textbook: Q3-24.a]
The following code is executed by an ARM processor with each instruction executed exactly once:
MOV r0, #0 ; use r0 for I, set to 0
LDR r1, #10 ; get value of N for loop termination test
MOV r2, #0 ; use r2 for f, set to 0
ADR r3, c ; load r3 with address of base of c array
ADR r5, x ; load r5 with address of base of x array
loop test
loop CMP r0, r1 ; if I >= N, exit loop
BGE loopend
loop body
LDR r4, [r3, r0] ; get value of c[i]
LDR r6, [r5, r0] ; get value of x[i]
MUL r4, r4, r6 ; compute c[i] * x[i]
ADD r2, r2, r4 ; add into running sum f
;update loop counter
ADD r0, r0, #1 ; add 1 to i
B loop ; unconditional branch to top of loop
Show the contents of the instruction cache for Direct-mapped, four lines assuming each line hold one
ARM instruction.
Problem 11.
Explain a translation lookaside buffer (TLB).
MMU(Memory Management Unit)내에 존재하는 TLB(Translation Lookaside Buffer : 변환 색인 버퍼)는 최근 사용된 주소변환 정보를 저장하고 있는 Page Table에 대한 일종의 Cache입니다. 주어진 세그먼트와 페이지가 주기억 장치에 있는지를 판별하는 데 사용되는 특수한 연산 기억 장치이며 동적 주소 변환(DAT) 기구보다 고속이며, 동적 주소 변환을 하는 하드웨어입니다.

키워드

인베디드 시스템 과제,   인베디드,   시스템