디지털논리회로 실습 보고서 - 기본 논리 게이트, 시뮬레이션

소개글

디지털논리회로 실습 보고서 - 기본 논리 게이트, 시뮬레이션에 대한 보고서 자료입니다.

목차

[1] 7404 IC 핀 배치도를 참조하여 6개의 게이트 중 1개를 선정하여 그림의 NOT 게이트 회로를 구성한다
[3] 7432 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 OR 게이트 회로를 구성한다
[4] 7408 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 AND 게이트 회로를 구성한다
[5] 7402 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 NOR 게이트 회로를 구성한다
[6] 7400 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 NAND 게이트 회로를 구성한다
[7] 74125 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 3상태 버퍼(tri-state buffer) 회로를 구성한다.
[8] 7400 IC 핀 배치도를 참조하여 4개의 게이트 중 3개를 선정하여 그림의 NAND 게이트 회로를 구성한다
[9] 7402 IC 핀 배치도를 참조하여 4개의 게이트 중 3개를 선정하여 그림의 NOR 게이트 회로를 구성한다.

본문내용

74125 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 3상태 버퍼(tri-state buffer) 회로를 구성한다. 74125의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 1번 핀은 인에이블(enable) 단자다. 2번 핀에 입력신호를 넣고 3번 핀에서 출력을 관찰한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라. 여기서 X는 무관(Don't Care) 조건이다.
/E
D
O
0
0
0
0
1
1
1
X
0
검토 3상태 버퍼IC인 74126의 동작 원리를 설명하고 74125와 비교하여라.
74125는 인에이블 단자에 1이 들어올 때 Don't care처리 되어서 아래 결과에 파란 부분으로 나타나는 반면에 74126은 표처럼 반대로 인에이블 단자에 0이 들어왔을 때 파란 부분이 나타나게 됩니다.
E
D
O
0
X
0
1
0
0
1
1
1
(로직웍스에 74125는 Buffer-1 T.S 로 있는데 인에이블 단자에 동그라미가 빠진 74126을 찾지 못해서 로직웍스로 나타내지 못했습니다.)
시뮬레이션
회로
결과
7400 IC 핀 배치도를 참조하여 4개의 게이트 중 3개를 선정하여 그림의 NAND 게이트 회로를 구성한다. 7400의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.
C
B
A
X
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
검토 실험 결과를 토대로 어떤 결과를 얻을 수 있는지 검토하여라.
출력값이 NAND 게이트의 동작과 일치한다.
B
A
X
0
0
1
0
1
1
1
0
1
1
1
0
F = (XY)'
시뮬레이션회로
결과
7402 IC 핀 배치도를 참조하여 4개의 게이트 중 3개를 선정하여 그림의 NOR 게이트 회로를 구성한다. 7402의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.
C
B
A
X
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
0
검토 실험 결과를 토대로 어떤 결과를 얻을 수 있는지 검토하여라.
출력값이 NOR 게이트의 동작과 일치한다.
B
A
X
0
0
1
0
1
0
1
0
0
1
1
0
F = (X+Y)'
회로
결과
시뮬레이션

키워드

논리회로 실습보고서,   기본 논리 게이트,   논리 게이트,   실습,   디지털논리회로 실습 보고서 ,   게이트,   핀 배치도,   회로,   시뮬레이션