시프트 레지스터(Shift Register) & 카운터(Counter)

소개글

시프트 레지스터(Shift Register) & 카운터(Counter)에 대한 보고서 자료입니다.

목차

1) 실험 제목 : Shift Register

2) 목적

3) 관련이론(참고문헌)
레지스터
직렬전송
병렬 로드가 가능한 양방향 자리 이동 레지스터
자리이동 레지스터 (Shift Register)
링 카운터(ring counter)
존슨 카운터(Johnson counter)
의사불규칙 이진수열 발생기

4) 실험 순서

5) 예비문제풀이




1) 실험 제목 : Counter

2) 목적

3) 관련이론(참고문헌)
비동기식 카운트-업 카운터와 카운트-다운 카운터
비동기식 업/다운 카운터
동기식 카운트업 카운터와 카운트다운 카운터
리플 캐리 카운터
비동기식 및 동기식 십진 카운터
모듈러스 N 카운터

4) 실험 순서

본문내용

롭이 같은 시간에 트리거되는 것을 뜻한다. 따라서 첫 번째 플립플롭에만 클럭 펄스를 달아 그 플립플롭의 출력으로 이 후의 플립플롭이 동작하는 비동기식과는 달리 플립플롭 모두에 클럭 펄스를 연결한 방식을 동기식 이라고 한다.
아래는 동기식 카운트업 카운터의 회로도 이다.
동기식 가운트다운 카운터는 Q대신에 Q`들을 J와 K에 넣어준다는 점이 카운트업 회로와 다를 뿐이다.
리플 캐리 카운터
리플 캐리 카운터는 앞단 플립플롭의 입력(J,K)과 출력(Q)를 모아서 다음 단 플립플롭의 J,K 입력으로 넣어 주도록 구성된회로이다. 순수한 동기식 카운터 회로에 비해 모든 AND 게이트가 2개의 입력만 가지면 되므로 간소화되고 전송 지연은 동기식 카운터보다는 길어지고 비동기식 카운터보다는 짧아 진다.
리플캐리 카운터는 동기식 카운터의 장점을 약간 희생시켜서 AND 게이트의 입력 수 증가의 단점을 보완한 절충식 카운터이다.
아래는 리플 캐리 카운터의 회로도 이다.
비동기식 및 동기식 십진 카운터
①비동기식 10진 카운터
10진 카운터는 계수 상태가 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0, 1… 순으로 계수 되어야 한다. 따라서 독립된 10개의 상태가 필요하므로 2n10을 만족하는 n의 최소값은 4가 될 것이다. 그러므로 플립플롭은 최소한 네 개가 필요하게 된다.
아래 그림은 비동기식 10진 카운터 회로이다.
그림에서와 같이 플립플롭을 네 개 쓰면 16가지의 독립된 출력 상태가 발생할 것이다. 그러나 10개의 출력 상태를 필요로 하므로 6개의 출력 상태를 뛰어넘어 계수하도록 해야 한다. 이와 같이 어떤 출력 상태를 뛰어넘도록 하는 설계 방법은 여러 가지가 있다.
위 그림의 동작상태를 살펴보면 첫 번째 단의 플립플롭 출력 Q0은 클록 펄스가 들어올 때마다 하강 모서리에서 반전된다. 그리고 Q3=0이고 Q0이 1에서 0으로 변화하면 Q1은 반전되고, Q3=1이고 Q0가 1에서 0으로 변하면 Q1은 0으로 된다. 다음에는 Q1이 1에서 0으로 변할 때 Q2는 반전되어 Q2Q1=11이고 Q1이 1에서 0으로 변할 때 Q3은 반전되고 Q2나 Q1이 0이고 Q0이 1에서 0으로 변하면 Q3은 0이 된다.
아래 표는 이 과정에 대한 계수 상태표 이다.
CLK
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
10
1
0
1
0
11
0
0
0
0
12
0
0
0
1
②동기식 10진 카운터
동기란 카운터를 구성하고 있는 각 플립플롭이 같은 시간에 트리거되는 것을 뜻한다. 아래 그림에서처럼 클록 펄스가 각 플립플롭에 동시에 인가되고 있다. 따라서 동기식은 비동기식이 갖는 전파 지연 시간 문제를 해결할 수 있다.
다시 말하면 비동기식의 경우 전파 지연 시간은 플립플롭의 동작을 늦게 하는 즉, 속도제약을 부여한다. 하지만 동기식은 일시에 모든 플립플롭이 동작하므로 이러한 속도제약에서 벗어나게 된다.
아래 그림은 동기식 10진 카운터 회로와 이 과정에 대한 계수 상태표 이다.
CLK
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
10
1
0
1
0
11
0
0
0
1
모듈러스 N 카운터
모듈로 n(modulo-n) 카운터는 0부터 n-1까지 증가하며, 이후 다시 0으로 돌아간다.
아래는 모듈러스 3 카운터와 5카운터의 회로도와 상태표 이다.
카운터의 모듈러스는 한 반복구간에서의 카운터 진행상태의 수를 말한다.(mod-N)
Mod-12 상승 카운터는 0000에서 1011까지(0~11) 의 12 상태를 계수하고 반복된다.
Mod-12 하강 카운터는 1011에서 0000까지(11~0) 의 12 상태를 계수하고 반복된다.
CLR
0
0
0
1
0
1
2
1
0
CLK
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
4) 실험 순서
(1)디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해제(clear)시키고 CLK에 클럭 펄스를 하나 씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(a)에 기록한다.
(2)비동기식 카운트-다운 카운터 회로(b)를 구성하고 PR을 0→1로 한 후, CLK에 클럭 펄스를 하나씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(b)에 기록한다.
(3)비동기식 업/다운 카운터 회로(c)를 구성하고 업/다운 = 1(카운트-업), CLR=0→1로 한 후 절차 (1)을 반복하여 표 2(a)에 기록한다.
(4)회로 (c)에서 업/다운 = 0(카운트-다운), CLR=0→1로 한 후 절차 (1)을 반복하여 표 2(b)에 기록한다.
(5)동기식 카운트-업 카운터 회로 (d)를 구성하고 CLR=0→1로 한 후 절차 (1)을 반복하여 표 3(a)에 기록한다.
(6)리플 캐리 카운터 회로 (e)를 구성하고 절차 (1)을 반복하여 표 3(b)를 완성한다.
(7)비동기식 십진 카운터 회로 (f)를 구성하고 CLR=0→1로 한 후 절차 (1)을 반복하여 표 4(a)에 기록한다.
(8)동기식 십진 카운터 회로(g)를 구성하고 절차 (1)을 반복하여 표 4(b)를 완성한다.
(9)모듈러스 5 카운터 회로(h)를 구성하고 절차 (1)을 반복하여 표 5를 완성한다.
비동기식 카운터
동기식 카운터
차이점
- 공통된 신호 없이 플립플롭이 서로 직렬로 연결되어 앞 단계의 플립플롭 출력이 다음 단계의 플립플롭을 구동하는 장치
- 장치를 구성하고 있는 모든 플립플롭이 같은 시간에 자기 각자의 입력을 보고 그에 따라 자기 상태를 바꾸는 장치
장단점
- 동기식 카운터에 비해
간단히 만들 수 있음
- 전달지연이 큼
- 출력이 순차적으로 바뀌므로 그 출력을 읽어 사용하는 다른 장치에 Glitch가 생길위험이 큼
- 비동기식 카운터에 비해 만들기 어려움
- Glitch의 염려가 없음
- 작은 전달지연으로
인해 빠른 클럭신호에
의해 구동할 수 있다는 장점

키워드

레지스터,   쉬프트,   시프트 레지스터,   시프트 레지스터, 카운터,   실험,   Shift Register,   Counter,   디지털 논리 회로,   디지털 회로 실험