(디지털 실험 보고서) Quartus 설치, 4비트 덧셈기 (Quartus 설치, 4비트 덧셈기,뺄셈기,타이밍도,논리게이트,모의실험)

소개글

(디지털 실험 보고서) Quartus 설치, 4비트 덧셈기 (Quartus 설치, 4비트 덧셈기,뺄셈기,타이밍도,논리게이트,모의실험)에 대한 보고서 자료입니다.

목차

1. 실험 제목
2. 실험 목표
3. 관련 이론
4. Quartus 설치
5. 전가산기
6. 4비트 가산기

본문내용

실험 보고서
1. 실험 제목 : Quartus 설치, 4비트 덧셈기
2. 실험 목표
모의실험의 중요성을 이해하자.
빠른 설계, 빠른 검증
Quartus 설치방법과 사용법을 익히고 4비트 덧셈기를 구현하자.
3. 관련 이론
Altera simulation tool의 사용방법
MAX+PLUSⅡ
　　 QuartusⅡ
과제(덧셈기/뺄셈기 구현)을 Altera의 graphic editor를 이용해 모의실험.
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
[진리표]
[논리게이트] C = x y + z (x y), S = x y Z
4비트 덧셈기
　　
4. Quartus 설치 -
①
②
③
④
⑤
⑥
⑦
⑧
⑨
⑩
⑪
5. 전가산기
[논리 게이트]
[타이밍도]
6. 4비트 가산기
[논리게이트]
[타이밍도]

키워드

디지털,   Quartus 설치,   4비트 덧셈기,   뺄셈기,   타이밍도,   논리게이트,   전가사기,   모의실험,   Quartus덧셈기