목차
1. 문제 분석
2. 블록다이어그램
3. 설계과정 및 시뮬레이션 결과
2. 블록다이어그램
3. 설계과정 및 시뮬레이션 결과
본문내용
이다.
3. 설계과정 및 시뮬레이션 결과
먼저 위 시스템의 G(s)의 bode plot을 구려보자.
lead compensator인 형태 이외의 다른 상수항이 곱해져 있지 않기 때문에 그대로 의 bode plot을 그린다.
Magnitude가 0db 일 때, 해당하는 frequency에 해당하는 phase의 값을 구하면 176° 이다. 그러므로 기본 시스템에서의 phase margin은 4°이다. 5°도를 보상해서 를 구하면 이다.
앞선 값을 토대로 다음식을 만족 시키는 의 주파수를 구한다. 이때 주파수 확인 bode plot을 이용한다.
일 때 Frequency 4.04 rad/s 가 이다.
설계된 lead compensator을 적용켜 bode plot을 구현해 보면
pase margin을 보면 24°을 확인 할 수 있다.
이를 바탕으로 이득 값을 변화시켜서 주어진 phase margin을 만족시키도록 다시 설계한다.
일 때 Frequency 6.63 rad/s 가 이다.
일 때 bode plot을 그리고, 0db 일 때의 주파수에 해당하는 phase를 구하면 -143°로써
phase margin이 37°임을 위의 그림을 통해 확인할 수 있다.
3. 설계과정 및 시뮬레이션 결과
먼저 위 시스템의 G(s)의 bode plot을 구려보자.
lead compensator인 형태 이외의 다른 상수항이 곱해져 있지 않기 때문에 그대로 의 bode plot을 그린다.
Magnitude가 0db 일 때, 해당하는 frequency에 해당하는 phase의 값을 구하면 176° 이다. 그러므로 기본 시스템에서의 phase margin은 4°이다. 5°도를 보상해서 를 구하면 이다.
앞선 값을 토대로 다음식을 만족 시키는 의 주파수를 구한다. 이때 주파수 확인 bode plot을 이용한다.
일 때 Frequency 4.04 rad/s 가 이다.
설계된 lead compensator을 적용켜 bode plot을 구현해 보면
pase margin을 보면 24°을 확인 할 수 있다.
이를 바탕으로 이득 값을 변화시켜서 주어진 phase margin을 만족시키도록 다시 설계한다.
일 때 Frequency 6.63 rad/s 가 이다.
일 때 bode plot을 그리고, 0db 일 때의 주파수에 해당하는 phase를 구하면 -143°로써
phase margin이 37°임을 위의 그림을 통해 확인할 수 있다.
소개글