[Term Project] Digital Logic Circuits11
본 자료는 2페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
해당 자료는 2페이지 까지만 미리보기를 제공합니다.
2페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

[Term Project] Digital Logic Circuits11에 대한 보고서 자료입니다.

목차

Step 1:State Diagram

Step 2:Next-State Table

Step 3:Flip-Flop Transition Table

Step 4:Karnaugh Maps

Step 5:Logic Expressions for Flip-Flop Inputs

Step 6:Counter Implementation

본문내용

K가 1이면 reset이므로 J의 input은 “don't care”로 처리한다. 이 1에서 변하지 않을 때는 J의 input은 “don't care”, K는 1이다.
Step 4:Karnaugh Maps
이제 Next-State Table과 Flip-Flop Transition Table을 이용해 Karnaugh Maps을 그릴 수 있다. Karnaugh Maps을 그릴 때, 빨간 X는 counting 되지 않는 수로 “don't care”로 처리한다. 또한 음영이 들어간 부분은 최소화를 위해 grouping시킨 부분이다. 처음에는 가 포함된 Karnaugh Maps을 그려보았다.
00
01
11
10
000
0
0
X
X
001
0
1
X
X
011
X
X
X
X
010
X
X
X
X
110
X
X
X
X
111
X
X
X
X
101
0
0
X
X
100
1
0
X
X
하지만 의 다섯 개로 이루어진 Karnaugh Maps의 grouping이 쉽지 않다는 단점이 있었다. 그래서 Y=1(UP), Y=0(DOWN)으로 나누어 의 네 개로 나누어진
Karnaugh Maps을 그려보았다.
Y=1(UP)일 때의 Karnaugh Maps
00
01
11
10
00
0
X
X
0
01
0
X
X
0
11
X
X
X
X
10
0
X
X
0
00
01
11
10
00
X
X
X
X
01
X
X
X
X
11
X
X
X
X
10
X
X
X
X
00
01
11
10
00
1
X
X
X
01
1
X
X
X
11
X
X
X
X
10
1
X
X
X
00
01
11
10
00
X
X
X
1
01
X
X
X
1
11
X
X
X
X
10
X
X
X
1
00
01
11
10
00
0
X
X
1
01
X
X
X
X
11
X
X
X
X
10
0
X
X
0
00
01
11
10
00
X
X
X
X
01
0
X
X
1
11
X
X
X
X
10
X
X
X
X
00
01
11
10
00
0
X
X
0
01
0
X
X
1
11
X
X
X
X
10
X
X
X
X
00
01
11
10
00
X
X
X
X
01
X
X
X
X
11
X
X
X
X
10
0
X
X
1
Y=0(DOWN)일 때의 Karnaugh Maps
00
01
11
10
00
0
X
X
0
01
0
X
X
0
11
X
X
X
X
10
0
X
X
0
00
01
11
10
00
X
X
X
X
01
X
X
X
X
11
X
X
X
X
10
X
X
X
X
00
01
11
10
00
1
X
X
X
01
1
X
X
X
11
X
X
X
X
10
1
X
X
X
00
01
11
10
00
X
X
X
1
01
X
X
X
1
11
X
X
X
X
10
X
X
X
1
00
01
11
10
00
0
X
X
0
01
X
X
X
X
11
X
X
X
X
10
1
X
X
0
00
01
11
10
00
X
X
X
X
01
1
X
X
0
11
X
X
X
X
10
X
X
X
X
00
01
11
10
00
1
X
X
0
01
0
X
X
0
11
X
X
X
X
10
X
X
X
X
00
01
11
10
00
X
X
X
X
01
X
X
X
X
11
X
X
X
X
10
1
X
X
0
Step 5:Logic Expressions for Flip-Flop Inputs
Step 6:Counter Implementation
주어진 문제에서 오직 8㎒의 input clock만 주어져 있고, the operating frequency of the count는 1㎒이므로 8㎒를 1㎒로 바꿔주는 frequency division이 필요하다. 세 개의 J-K flip-flop을 쓰면 의 frequency를 얻을 수 있다.
회로를 디자인 할 때, logic works 4.0이라는 프로그램을 사용하였다.
  • 가격3,000
  • 페이지수8페이지
  • 등록일2015.06.28
  • 저작시기2008.6
  • 파일형식한글(hwp)
  • 자료번호#974931
본 자료는 최근 2주간 다운받은 회원이 없습니다.
다운로드 장바구니