|
결과에 영향을 줄 수 있다.
실험을 통해 테브냉의 정리를 이용하여 복잡한 회로망에서 어느 한 부분에 대해서만 전압과 전류에 관심이 있는 경우 다른 부분의 회로의 복잡성을 감소시켜 등가회로를 적용할 수 있다는 것을 알 수 있었다.
|
|
|
결과에 영향을 줄 수 있다.
실험을 통해 노턴의 정리를 이용하여 복잡한 회로망에서 어느 한 부분에 대해서만 전류에 관심이 있는 경우 다른 부분의 회로의 복잡성을 감소시켜 등가회로를 적용할 수 있다는 것을 알 수 있었다. 없음
|
|
|
실험목적
Ⅱ. 테브난 등가회로 실험
(1) PSpice 모의실험
(2) 실험 도구 및 장비
(3) 실습 및 결과
(4) 분석 및 고찰
Ⅲ. 노턴 등가회로 실험
(1) PSpice 모의실험
(2) 실험 도구 및 장비
(3) 실습 및 결과
(4) 분석 및 고찰
Ⅳ. 최대 전
|
|
|
회로 내에서 적당한 형태로 대치하여야 한다. 전압원은 ( 단락 ) 로, 전류원은 ( 개방 ) 로 대치한다.
확인문제 3
그림 7-7의 회로에서 각 분로에 흐르는 전류 를 “중첩의 원리”를 사용해서 구하여라. 1. 실험진행 및 결과
2. 고찰
3. 확인문
|
|
|
|
출력을 전압과 전류의 관계로 교환할 수 있을 때 이 관계를 전달저항 (transfer resistance)이라 하고, 순방향의 비를 순방향 전달저항 그리고, 역방향의 비를 역방향 전달저항이라고 한다. 중첩의 정리 예비 보고서
중첩의 정리 결과 보고서
|
|
|
정리 및 노튼의 정리
등가임피던스
(실험)
(이론)
오차
245.94Ω
2.66V
4.31mA
5.15mA
16.31%
329.03Ω
2.41V
2.43mA
2.71mA
10.33%
400.36Ω
2.43V
4.02mA
4.85mA
17.11%
349.43Ω
0.98V
394.72uA
722uA
45.32%
결과 및 토의
이번 실험으로 회로망 해석시 자주 쓰이는 중첩의 정리, 테
|
|
|
617.65Ω이 나왔고, 계산치는 RN = (799×2710) / (799+2710) = 617.06Ω 으로 측정치과 거의 일치하였다.
마지막으로 부하 저항에 흐르는 전류 IL을 측정하였다. 원 회로에서의 측정치는 4.345mA였다. 그리고 계산치를 구해본 결과 IL = 4.348mA가 나왔고 이로써
|
|
|
실험의 계산 과정은 모두 동일하므로, 생략하도록 하겠다. ① 회로 해석에서의 중첩 정리의 이용
② 중첩 정리의 실험적 입증
③ 중첩 정리를 이용한 회로 해석
④ 회로 해석에서의 테브닌 정리의 이용
⑤ 테브닌 정리의 실험적 입증
|
|
|
주의해야한다. 기존의 전압과는 다르게 걸리므로 회로도를 간단히 바꿨다고 안심하고 기존의 전압을 인가한다면 테브닌 정리에 어긋나며 원하는 실험값을 구할 수가 없다. 1. 실험 목적
2. 기본 이론
3. 실험 결과 및 분석
4. 고 찰
|
|
|
of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한 기초회로실험]
강경인 저ㅣ문은당
|
|
메뉴펼치기
