|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적
|
|
|
회로를 점검하여, 잘못된 부분을 수정해준다.
고장부위 확산을 막기위함.
Reference
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[오실로스코프 장비 사진]
(http://w
|
|
|
실험으로 봐서 부품상의 문제는 아니었던 것 같고, 너무 복잡한 회로라서 회로를 브레드보드에 옮길 때, 이해를 잘못했거나 ground를 엉뚱한 곳에 잡게 되었거나 한 것 같다. 이번이 마지막 회로실험이었는데, 기초회로나 전자회로에서 배웠던
|
|
|
진리표를 가지고서 측정값과 비교를 해주면 되겠다.
2 - (1)
NAND 게이트를 이 ●실험에 관련된 이론
●실험 방법 및 유의 사항
●참고문헌
●실험 회로 및 시뮬레이션 결과
|
|
|
기초전기전자공학실험
→ 곽경석외 (주)교학사
기초회로실측에기초한전자전기실험
→ 홍순관 도서출판글러벌 직류전원 공급기의 사용법 보고서입니다.
Ⅰ. 목적
Ⅱ. 관계이론
Ⅲ. 실험방법
Ⅳ. 예상실험결과
Ⅴ. 참고문헌
|
|
|
회로를 설계하였다. 저항 R1, R2, R3,의 비는 1:2:3이었다. 표 17-3의 실험 데이터를 인용하여 실험결과를 논의하시오. 설계결과가 설계사양에 정확하게 일치되었는지를 보고서에 언급하고, 만약 일치하지 않았으면 그 이유를 설명하시오(설계한
|
|
|
실험은 기초전자회로실험Ⅱ에서 이미 해본 실험이라서 금방 실험을 마칠 수 있었다. 그리고 나서 클리퍼와 리미터의 파형을 만들어 보았는데 낮은 전압일 때는 사인파(정현파)의 특징을 보였으나, 위의 실험 결과가 보여주듯 입력 전압을 높
|
|
|
실험 회로에서 전체 전류 I 는 가지 전류( I1, I2, I3)로 나누어
졌다가 직류 전원의 [-]극으로 합류한다. 따라서 I = I1+I2+I3 의 관계가 성립
될 것이다. [ 표 5-3 ]의 전류 측정 결과에서 I = I1+I2+I3 의 관계가 성립됨 을 보여라.
→ [표 5-3]에서 전류 측
|
|
|
0%라고 할 때, 저항계로 측정한 저항값의 범위는 얼마인가? 계산 과정을 보이시오.
---> 최소값을 보면 1kΩ 이다. 즉, 1k + 5k + 10k를 더하면 16kΩ이 되므로 저항값의 범위는 1kΩ ~ 16kΩ 이라 할 수 있다. 실험목적
이론적배경
결과
실험 고찰
|
|
메뉴펼치기
