|
하는 문제였습니다. <그림 5.13>의 회로의 경우, 전압 배율 m을 구하는 공식은 m=로 를 구하는 방법은 를 이용하여 구할 수 있으므로 대입하면, m=이 됩니다. 여기서 는 전압계의 내부저항이므로 두 번째 실험에서 구한 값인 10.0195 [M]를 이용
|
|
|
실험
(1) <그림 7.15> 회로를 구성하라. 단, 저항은 예비과제 (1)에 있는 저항을 사용하라.
(a) = 5[V], = 10[V] 일 때 저항에 흐르는 전류()를 측정하라.
(b) = 5[V], = 0[V] 일 때 저항에 흐르는 전류()를 측정하라.
(c) = 0[V], = 10[V] 일 때 저항에 흐르는 전
|
|
|
실험준비물
(2) 전원공급기(GW GPC-3020A) 1대
(3) 오실로스코프
(4) 브레드보드(WISH 206) 1개
SN7400
SN7404
SN7408
SN7420
LTS5422R(Seven segment), Power supply, Oscilloscope
실험
(1) 다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터의 논리식을 AB로 나타내어라.
|
|
|
출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.
10[V] 인가시
A
B
C
0
0
10
0
10
0
10
0
0
10
10
0
5[V] 인가시
A
B
C
0
0
5
0
5
0
5
0
0
5
5
0
(2) <그림 13.5>의 회로를 구성하고, 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.
10[V] 인가시
A
B
C
0
|
|
|
실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.
⇒ 시스템에 interface을 한다는 것은 회로의 출력을 다른 전기적 특성을 갖는 시스템이나 회로의 입력에 연결하는 것을 말한다. CMOS와 TTL을 interface하여 사용하는 이유는 CMOS와 TTL은 서로
|
|
|
력을 관찰하여 기록하라.
R
S
enable
Q
Q
0
0
0
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
0
1
1
0
1
1
0
1
0
0
1
0
1
1
1
0
0
1
1
0
0
1
(5) 다음 회로를 구성하고 진리표를 완성하라.
D
CLK
Q
0
0
X
0
1
0
0
0
0
1
0
0
1
1
1
1
0
1
⇒ 이 실험의 경우도 CLK의 변화 ‘010010’을 주는 법을 알지 못하
|
|
|
회로의 상태표를 작성하라. 주기성이 나타날 때까지 실험하라.
clock
A
B
C
D
↑
1
1
1
1
↑
0
1
1
1
↑
0
0
1
1
↑
0
0
0
1
↑
0
0
0
0
⇒ ABCD플립플롭을 보면 각 Q출력이 다음 플립플롭의 입력으로 연결되어있어서 클락을 주면 우측으로 쉬프트가 됩니다. 실
|
|
|
다음 플립플롭의 입력으로 연결되어있어서 클락을 주면 우측으로 쉬프트 되는 구조입니다. 실험 시작 후 4clock 후에 출력 A에 1이 입력되어 A->B->C->D->A 순으로 1만 순환하게 됩니다.
⇒ 실험 (4)의 결과도 시간이 부족하여 회로를 구성하
|
|
|
회로
Z=R+L, , 이므로 이 식들에 크기를 대입하면 L값을 구할 수 있습니다. 위의 식으로 구한 인덕터의 값은 으로 페이저 영역으로 바뀐 것 이므로 다시 바꿔줘야 합니다.
실험
(1) <그림 18.1(a)>의 회로 (R=1 [k], C=0.01 [uF])를 구성하고 함수 발생
|
|
|
실험(4)에서 실험(6)까지 진폭 감소량의 차이의 이론값이 0에 근접한 이유는 값이 보다 월등히 작기 때문입니다. 그로 인해 어느 정도는 무시할 수 있으며, 무시했을 때, 진폭 감소량은 0에 근접하다고 볼 수 있습니다.
이번 실험은 회로에서 주
|
|
메뉴펼치기
