|
회로를 구성하는 부분에서 실수가 있었던 것 같다.
그리고 실험 (2) 에서 위상차가 음수가 나와야 하는데 양수가 나왔다.
이 부분이 오차에 많은 영향을 미친 것으로 파악된다.
3. 실험 후 느낀 점
이론으로만 임피던스와 위상차에 대해 배
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적
|
|
|
^{ 3 }
( )
ㅇ 반주기를 10 정도로 하는 것이 좋으므로 주기는 20 로 한다.
omega = { 1 } over { 2 TIMES 10 TIMES 10 TIMES 10^{ -6 } } =5
(kHz)
4) 실험 3.3의 회로에서 FG출력(CH1)과 커패시터전압(CH2)을 동시에 관측할 수 있도록 회로와 오실로스코프의 연결상태를
|
|
|
회로를 설계하였다. 저항 R1, R2, R3,의 비는 1:2:3이었다. 표 17-3의 실험 데이터를 인용하여 실험결과를 논의하시오. 설계결과가 설계사양에 정확하게 일치되었는지를 보고서에 언급하고, 만약 일치하지 않았으면 그 이유를 설명하시오(설계한
|
|
|
0%라고 할 때, 저항계로 측정한 저항값의 범위는 얼마인가? 계산 과정을 보이시오.
---> 최소값을 보면 1kΩ 이다. 즉, 1k + 5k + 10k를 더하면 16kΩ이 되므로 저항값의 범위는 1kΩ ~ 16kΩ 이라 할 수 있다. 실험목적
이론적배경
결과
실험 고찰
|
|
|
계기는 금방 눈으로 ±0.1V 정도의 변 화를 느낄수 있지만 디지털의 경우 0.900V ~ 1.100V 이렇게 움직이므로 또다른 계산을 해야만 ±0.1V 변화를 느낄 수 있게된다는 것이다. 마지막으로 싸다는 것이 다. 실험목적
이론적배경
결과
실험 고찰
|
|
|
확인할 수 있었다. 의 + - 극을 바꿔서 측정하지 않으면 접지가 된것과 마찬가지여서 측정이 불가능한 것을 보며 접지의 중요성을 알게된 실험이 아니었나 다시 한 번 느낄 수 있었다. 1.사용 장비 및 부품
2. 실험 방법 및 결과
3.결론
|
|
|
회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비교한다. 요약문 1
실험내용 1
문제점 및 애
|
|
|
논리회로의 기초및 응용
Boolean 대수와 논리식 간략화
측정문제 논리회로의 기초및 응용
Boolean 대수와 논리식 간략화
측정문제
|
|
메뉴펼치기
