 |
회로 설계에 대한 지식을 쌓았습니다. 학업을 통해 디지털 논리 설계, VHDL 및 Verilog 언어를 이용한 FPGA 프로그래밍에 대한 심도 있는 이해를 가지게 되었습니다. 이 과정에서 여러 프로젝트에 참여하였으며, 실제 디지털 회로를 설계하고 테스
|
|
|
디지털 회로 설계와 RTL 설계에 대한 깊이 있는 이해를 갖추기 위해 열정을 가지고 학습해왔습니다. VHDL과 Verilog 같은 하드웨어 기술 언어를 활용하여 다양한 대형 프로젝트에서 RTL 설계를 진행하며 논리 회로의 최적화와 검증 과정에 집중하
|
|
|
Verilog 및 VHDL을 사용하여 디지털 회로를 설계하고 시뮬레이션하는 경험을 통해 논리적 사고를 기르고 문제 해결 능력을 길렀습니다. 특히, 팀 프로젝트에서의 협업 경험은 이 분야에서 전문성을 쌓는 데 큰 도움이 되었습니다. 팀과의 소통을
|
|
 |
code로 작성하였습니다. Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다.
|
|
 |
로그래밍을 할 수 있었고 각각의 상황에 따라 적절한 조치를 취할 수 있도록 제어 시퀸스를 구상하는데 어려움이 없을 수 있었습니다. 더불어 전자회로 디지털 논리 회로 과목을 꾸준히 수강함으로써 ECU의 회로를 설계하는데 필요한 역량을
|
|
|
Verilog를 이용한 디지털 회로 설계 프로젝트에 참여하면서 실제 하드웨어 구현의 과정을 경험했습니다. 이러한 경험은 저에게 SoC의 RTL 개발이 단순한 코드 작성에 그치지 않고, 시스템의 전체적인 성능을 향상시키고, 에너지 효율성을 극대화
|
|
메뉴펼치기
