|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
논리회로(Logic Circuit)논리소자를 사용해서 구성한 회로디지털회로와 같은 의미논리회로의 종류조합논리회로(combinational logic circuit)
회로의 출력이 현재의 입력값에만 관계되는 회로예 : TV 리모콘의 채널번호순서논리회로(sequential logic circuit)
|
|
|
사용 부품 및 계측기
3. 이론적 내용 및 모의실험
②. 분주기 설계
③ 시계 및 시 조정 회로 설계시 조정회로알람회로 설계
⑤ STOP WATCH 설계 및 동작원리
⑥ 세그먼트표시기
⑧ WATCH, ALARM, STOP WATCH 모드변환 회로디지털 시계 전체 회로도
|
|
|
디지털 시계를 직접 구현해 보았다. 자세히 말하면 카운터를 통해 1초씩 증가하여 60초에서 1초로 넘어가는 순간 1분으로 넘어가고, 60분에서 1분으로 넘어가는 순간, 1시간이 넘어가는 과정을 구현해 본 것이다. 그리고 reset이 1로 변하는 순간 s
|
|
|
및 E-mail 발송
지하차도 공사현장 방문
완성된 시공계획서 활용하여 기본적 틀 구성
확장공사 현장 방문
현장방문 중 디지털 카메라 이용하여 자료 이용 목 표
내 용
현 장 선 택
현 장 견 학
회의록 / 조원 활동 내용
|
|
|
CALS는 설계도, 계약서, 유지보수와 관련된 각종 매뉴얼 등 기업이 가진 모든 정보를 국제적인 표준으로 통일시키고 다시 이를 디지털하며 또한 이를 전세계의 모든 기업이 공유하자는 개념 CALS 개념
CALS 개념 변천
CALS = PDM(CE) + CIM + Life Cyc
|
|
|
design 하기 위해서 New design을 선택하고 filter 종류를 선택하고 design
하면 다음과 같이 나타난다.
이 IIR filter 를 위의 signal 에다 적용하면 filtered signal 을 다음과 같이 볼수 있다.
설계된 filter의 계수는 filter를 export하면 MATLAB command window 에서 볼
|
|
|
TTL(Transistor Transistor Logic)
TTL의 특징
가장 많이 사용, 가격 저렴, 동작속도가 빠르다.
팬 아웃(fan-out)이 많이 얻어진다
출력 임피던스도 낮아 현재 가장 품종이 풍부하고 널리 사용됨.
전력 소비의 점에서 LS-TTL등으로 대치
멀티 이미터 회로
|
|
|
= (1,5,9,13) + d(2,3,6,7,10,11,14,15)
7. 카운터 회로도 설계 1. 개요
2. 상태도의 구성 (Modulo-8 2진 카운터의 상태도)
3. 상태표 (Modulo-8 2진 카운터의 상태 테이블)
4. 카운터의 상태표
5. 천이표 작성
6. 방정식 정리
7. 카운터 회로도 설계
|
|
|
회로도와 실험은 참이라는 결과를 얻을 수가 있다.＿
제목 : 4비트(4Bit) 가감산기(Adder & Subtracter)
실습 날짜 : 10월 4일
목적 : 4비트의 가감산기를 이해하고 회로도를 설계하여 그 기능과 수행과정을 익힌다.
회로도
＿고찰
4비트 가감산기의 설
|
|
메뉴펼치기
