|
실험 일자 : 2008년 3월 17일
제출 일자 : 2008년 3월 24일
담당 교수 : 이현주 교수님
담당 조교 : 정기영 조교님
학번 : 2002340036
학과 : 화학공학과
조 : 1 조
이름 : 신재용 1.목적
2. 배경이론.
3.실험장치
4.실험절차
5.데이타및 결과
6.
|
|
|
연결한 후, 화면 우측하단에 있는 후크부분 위쪽에는 측정부
아래쪽에는 접지부를 연결한다.
3) 정확한 실험을 위해 조정되지않은 파형을 드라이버 등으로 프로브를 좌우로 돌려
정확한 파형을 얻어낸다.
4)표시창에 나온 파형을 이용하여 실
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
결과의 적절성을 보여라. Freq= 10 kHz, = 20 mV로 하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time = . (단, 트랜지스터의 제조사에 따라 실제 증폭율과 차이를 보일 수 있음)
Schematic (Differential mode)
Differential Mode (vi+, vi-, vo1, vo2)
Schem
|
|
|
실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절
|
|
|
n), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과
|
|
|
결과적으로 이 회로의 구조가 변수 변화에 덜 민감한 것이다.
컬렉터 귀환 회로에서의 이론적 전압 해석은 V_CC-(I_C+I_B ) R_C-I_B R_B-V_BE=0 이고 식 I_C=βI_B 식을 통해 정리하면 쉽게 전류를 구할 수 있다. 실험에 관련된 이론 1
실험회로 및 시
|
|
메뉴펼치기
