|
[ERROR : 10731] 오류 발생.
|
|
|
실험실에서 사용자의 조작미숙으로 가장 많이 고장 나는 장비가 전류측정기 또는 DMM의 전류측정부이다. 충분한 실험준비는 실험시간의 단축뿐만 아니라 장비의 고장을 줄이는 효과를 가져온다. 5V 직류전원에 10㏀ 저항이 연결된 회로에서 저
|
|
|
회로를 구성하면 위의 그림과 같이 구성할수 있다. 그리고 각 저항에 흐르는 전력을 계산해 보았으나 모두다 용량을 초과 하는 것이 없으므로 과도한 열이 발생하는 일은 없을것이라 생각된다. 1. 목적
2. 실험준비물
3. 실험계획서
|
|
|
이번 실험에서는 먼저 달링턴 회로를 구성하고 회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비
|
|
|
될 수 있다. C1과 C3는 각각 입력과 출력의 결합 커패시터 역할을 하고 C2는 바이패스 커패시터 역할을 하게 된다. 요약문. 1
실험내용 2
실험결과 6
문제점 및 애로사항 10
설계프로젝트 진행사항 10
결론 10
(별지) 측정 Datasheet 11
|
|
|
확인.
마지막으로 다중 증폭단을 갖는 직류 결합 시스템의 바이어스 전압과 전류를 측정하는 것이 이번 실험의 목적임. 요약문 1
실험내용 1
실험결과 7
문제점 및 애로사항 12
설계프로젝트 진행사항 13
결론 13
(별지) 측정 Datasheet 13
|
|
|
JFET 트랜지스터의 출력 특성, 드레인 특성, 그리고 전달 특성을 예측하고 직접 확인하는 실험
포화전류 IDSS와 핀치 오프 전압(Pinch-off Voltage) VP 측정 요약문 1
실험내용 1
실험결과 2
문제점 및 애로사항 5
결론 5
|
|
|
4.1 Karnaugh Map활용
측정문제
이론값 및 측정값 datasheet 4.1 Karnaugh Map활용
측정문제
이론값 및 측정값 datasheet
|
|
|
R.L.C 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙과 저항의 직렬 병렬 R.L.C 수동소자와 TTL IC
DC회로와 DC전압,전류 측정
Ohm의 법칙
|
|
|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
메뉴펼치기
