|
실험여건상 4.8kΩ로 연결했으므로 이론적으로 Vab에는 8.89V, Vbc에는 6.11V가 걸리게 된다.
≪ 그 림 ≫ 3장 예비 레포트…………………………………6p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
3장 결과 레포트…………
|
|
|
|
회로에서 내부저항을 고려해야 할 정도인가? 2장 예비 레포트…………………………………5p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
2장 결과 레포트…………………………………5p
Ⅰ. 실험 목적 및 동기
Ⅱ. 설계실습
|
|
|
발생기를 슬릿으로부터 더 멀어지도록 한 후 위의 실험과정 을 반복한다.
(8) 측정결과를 그래프로 그려라. 그리고 최대, 최소가 되는 각도를 정확히 기록하라. 이 각도를 이 회절이론으로 예측되는 각도들과 일치하는지를 검토하라.
|
|
|
실험에 있어서 오차가 없을 수는 없다. 처음 할 때보다 그 실험에서의 오차의 폭이 줄어들고 있는 것 같아[계속 내려가는 추세는 아니지만] 개인적으로 이 결과 레포트를 그나마 기쁜 마음으로 적을 수 있었다. 오차의 요소는 두 가지이다. 식
|
|
|
|
실험 9. 회로망 정리의 검증 (예비 레포트)
1. 실험 목적
2. 관련 이론
(1) 중첩의 정리
(2) 테브낭의 정리
(3) 노튼의 정리
(4) 밀만의 정리
(5) 상반정리
3. 예비 보고서 문제
실험 9. 회로망 정리의 검증 (결과 레포트)
3. 실 험 과 정
|
|
|
|
실험결과와 계산결과를 정밀히 분석, 비교하라. 계산할 때에는 정확한 R,L값을 사용하라. 8장 예비 레포트…………………………………5p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
8장 결과 레포트………………………………
|
|
|
|
실험 4.1의 결과를 같은 그래프에 그려서 제출하라. 비교, 분석하라. 공진주파수, 반전력주파수, 대역폭, Q-factor의 이론치와 실험치를 비교하라. 오차는 몇 %인가 오차의 원인은 무엇이라 생각하는가? 11장 예비 레포트…………………………
|
|
|
|
실험한 의 오차(%)는 얼마인가? 오차의 원인은 무엇이라 생각하는가? 7장 예비 레포트…………………………………7p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
7장 결과 레포트…………………………………5p
Ⅰ. 실험 목적
|
|
|
|
?
≪ 표 ≫ 1장 예비 레포트…………………………………7p
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
1장 결과 레포트…………………………………7p
Ⅰ. 실험 목적 및 동기
Ⅱ. 설계실습내용 및 분석
Ⅲ. 결론
|
|
|
회로는 모두 +값을 가져 직류와 비슷하긴 하지만 전압이 크게 변하므로 저항에 축전기를 병렬로 연결해 좀 더 완만하게 만들면 직류에 더 가까워진다.
결과보고서
<2008 일반전자 공학 실험>
-Diode 원리와 응용-
강남준 조교님 반 없음
|
|
메뉴펼치기
