|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
n), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과
|
|
|
일반적인 Impendence로 적용가능하다. 테브난의 정리는 독일 과학자 핼름홀츠가 1853년에 최초로 발견했지만, 1883년에 프랑스의 공학자 테브난에 의하여 재해석 됐다. 테브난의 정리는 전압원과 R의 회로가 테브난 등가회로로 바뀔 수 있음을 설
|
|
|
있다. 자주 발생하는 한 가지 문제는 인덕터 저항을 고려할 필요가 있다는 사실이다. 인덕터는 통상적으로 와이어의 코일로 구성되어있는데, 이때 발생되는 저항은 일반적으로 바람직한 것은 아니지만, 종종 회로에 큰 영향을 미친다.
|
|
|
실험 (2) 에서 위상차가 음수가 나와야 하는데 양수가 나왔다.
이 부분이 오차에 많은 영향을 미친 것으로 파악된다.
3. 실험 후 느낀 점
이론으로만 임피던스와 위상차에 대해 배웠을 때는 와닿지 않았던 부분이 직접 시뮬레이션을 통해
|
|
|
일반적으로 오실로스코프는 전자적 신호의 특정 파형 관찰에 쓰인다. 대부분의 오실로스코프에는 사용자가 눈으로 신호를 파악할 수 있도록 시간과 전압에 따른 눈금도 표시되어있다. 이는 파형의 전압 최소/최대치, 주기적 신호의 빈도, 펄
|
|
|
용수철 상수를 구하는 것 이 목적이었다.
실험 결과 추의 무게를 늘려갈 때마다 용수철 길이도 여러 요인들로 인해 완벽하게 비 례하지는 않았지만 비례하게 늘어난 다는 것을 확인할 수 있었다. 즉 작용한 힘의 크기 는 길이의 비례하다는 것
|
|
|
측정 기구를 사용하여 각각의 물리량을 측정하고 마찰력을 최소화 할 수 있는 장치들을 사용한다면 보다 만족할만한 결과를 얻을 수 있을 것이라 생각된다.
5. 참고문헌 및 출처
일반물리학실험 - 부산대학교 물리학교재편찬위원회
|
|
메뉴펼치기
