|
전압원과 전류원에 따라 장.단점이 있다고도 말할 수 있을 것이다. 내가 생각해 낸 것은 이 정도이지만, 장단점이 어떻게 생길지에 대해서도 생각해 보았다. 만일 이 이외에 다른 장단점이 있다면 가장 큰 이유는 연결 방식이 아닐까 한다. 등
|
|
|
전압원을 가진 회로를 구성하여라.
2). 세 개의 저항(첫 번째 저항은 56Ω),(두번째 저항은 100Ω),(세번째 저항은 22KΩ)을 각각 디지털 멀티미터를 이용하여 전류를 측정하여 기록한다.
56Ω일 때 전류 89mA
100Ω일 때 전류 45mA
22KΩ일 때 전류 0.2mA
|
|
|
실습과제 1. 정답 : 3V
실습과제 2. 정답 : V1=5V, V2=5V, V3=2V, V4=3V
실습과제 3. 정답 : 2.250㎽
실습과제 4. 정답 : = 7㏀
독립전압원의 배수를 가지는 VCVS의 성질을 이용하여 입력전압을 gain A배만큼 증폭하여 출력하는 op-amp를 구현할 수 있다.
실습과제
|
|
|
전압이 떨어진 것으로 추측된다. 이 실험에서 우리는, 위에서 언급한 것과 같이 전원공급장치의 스위치조작을 통해 전압원을 분리하는데 시간차이를 두지 않았기 때문에 거의 오차가 발생하지 않았다.
다음 실험은 RC회로 입력단에 함수발생
|
|
|
전압원 또는 전류원을 제거하였을 때 관심이 되고 있는 두 단자에서 본 단자간 저항이다.
즉 임의의 2단자 선형회로망은 다음 그림과 같이 나타낼 수 있다.
다음 회로에 대한 실험값 및 계산값을 기록하라(R4를 부하로 함)
(1) 계산된 Norton전류
|
|
|
전압 3.571V 3.937V 4.35V
전류 56μA 47.5μA 36μA
등가전압원 Veq= 6V, 등가저항 Req= 40kΩ으로 하고 각각의 저항에 걸리는 전압과 전류를 측정한 값을 표로 나타내면 다음과 같다.
60KΩ 80KΩ 120KΩ
전압 3.588V 3.958V 4.46V
전류 57.3μA 48.6μ
|
|
|
전압전원이 회로내에서 전압강하 즉, 전력이 소모되지 않는다면, 전류는 발생하지 않을 것이다. 그러나 저항에서의 전압강하로 인한 전류가 발생하게 된다. 그러나 실제는 회로가 구성되면, 전압원 자체의 내부저항과 도선의 저항 등으로 인
|
|
|
전압레벨 및 잡음여유
- TTL은 반드시 5V의 전압에서 동작하며, 저전압 레벨 잡음 여유와 고전압 레벨 잡음 여유가 각각 0.4V씩으로 비교적 작다.
- 그러나, CMOS는 3V~18V 사이의 임의의 전압에서 동작시킬 수 있으므로 TTL은 물론 OP Amp와 같은 소자
|
|
|
고전압 또는 대전류 회로의 전압, 전류를 그대로 흘려서 해당 회로의 보호나 계측이 어렵다. 그러므로 변성기를 사용함.
고전압을 일정비율의 낮은 전압으로 바꿔주는 계기용 변압기를 PT
대전류를 일정비율의 낮은 전류로 바꿔주는 계기용
|
|
|
전압이나 전류를 합한 것과 같다”로 정의 한다. 즉 회로 응답은 각 전원이 ( 다른 전원을 제거함으로써) 단독으로 존재할 때의 응답의 합이다.
다른 전원을 제거한다고 함은 전압원 (Voltage source)인 경우 단락 회로(short circuit)로, 전류원 (Current
|
|
메뉴펼치기
