|
실험이고 그 다음에 4개의 segment를 구동하는 것이 조금 어려웠는데 우선 숫자를 나타내는 값들을 찾아내는데 조금 번거로웠고(하지만 이것은 한번 해놓으면 계속 써먹을 수 있는 것이다 ) 숫자의 변화를 배열로 나타내는 방법과 각 세그먼트
|
|
|
실험 4. 감산기
4-1. 실험과정
A: clock B,C: ground A: clock B,C: Vcc
4.감산기
감산기의 truth table을 그리면 아래와 같다.
X
Y
Z
D
B
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
여기서 D는 감산을 한 결과이고 B는 borrow이다. 위의 pspise를 한
|
|
|
실험 내용
(1) BJT의 단자 연결도를 확인하라 <그림 6>
(2) 트랜지스터의 이미터 접합과 컬렉터 접합의 순방향과 역방향의 저항크기를 측정하여 기록하라.
(3) <그림 7>의 특성 측정을 위한 회로를 구성하고, 와 의 크기를 측정하여 기록하
|
|
|
이용하여 고무호스 H를 통해 유리관 내의 공기를 뽑아내면, 비커 C,D에 들어 있는 2종의 액체가 유리관 X,Y를 따라 올라 유리관 내에 서로 다른 높이의 액체 기둥을 형성한다. 1.실험 목적
2.기본 원리
3.실험값
4.결과분석
5.오차발생원인
|
|
|
실험 내용
(1) 신호 발생기의 출력신호를 10kHz, 진폭이 100mV인 정현파로 조정하라.
(2) <그림 8>과 같은 공통소스 증폭기를 구성하여라.
(3) 직류전원과 신호를 공급하고 오실로스코프를 사용하여 입력과 출력 신호 파형을 관측하여 기록하여
|
|
|
실험이론에 의하면 멀티미터에 흐르는 Rv때문에 전체 전압은 이론치보다 작아지게 되는데 측정치는 작아지는 값도 있고 늘어나는 값도 있다. 그것은 저항의 값이 정확히 이론치와 동일해야 한다는 조건하에 이루어지는 것이기 때문에 오차가
|
|
|
실험책을 찾아보면 중첩의 원리를 실험 하기에 앞서 선형회로라는 전제조건을 주는것도 있음을 확인 할 수 있었다.
참고서적 : 전기전자실험 박건작 외/진영사
디지털회로실험 김사중 외/상학당
참고사이트 : http://163.180.122.191 경희대학교 광
|
|
|
실험 회로 6
그림 6_1
그림 6_2
4비트 parity generater 회로의 결과를 확인하는 실험이다. 4비트 패리티 체커 회로는 홀수개의 입력이 1일 때(즉, 1개만 또는 3개의 입력이1)만 출력이 1이 나오는 회로이다.
즉 A에 clock를 B,C,D에 0을 입력 했을 때의 실험
|
|
|
실험회로 3
2진 입력에 대한 7-segment 출력을 얻을 수 있도록 회로를 설계하라.
truth table
입력
출력
0
1
2
3
a
b
c
d
e
f
g
1
0
0
0
1
1
1
1
1
1
0
0
1
0
0
0
1
1
0
0
0
0
0
0
1
0
1
1
0
1
1
0
1
0
0
0
1
1
1
1
1
0
0
1
회로의 입력 4개에 0,1,2,3에 대응하는 입력에 Vcc를 넣어주고
|
|
|
D1153949.html
http://www.happycampus.com/pages/2001/04/13/D1023367.html
http://www.pyc.pe.kr/computersystem/chapt-16.html
http://www.daejin.or.kr/home/sksong/electron/junja_8/junja8-7.html
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_02_text.htm
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_04_text.htm
h
|
|
메뉴펼치기
