|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator
목차
1. Lab04(post).docx
2. Lab04(pre).docx
1. Lab04(post).docx
4주차 실험인 Combinational Logic Design 1의 주제는 산
|
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 5주차 예비+결과(코드포함) Combinational_Logic_Design_II Decoder, Encoder and MUX
목차
1. 06_post.docx
2. Lab05(pre).docx
1. 06_post.docx
1 MUX는 4개의 입력 중 하나를 선택해 출력하는 역할을 한다.
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 예비 레포트 Combinational Logic 1
소개글
각 실험마다 아래의 내용이 포함되어 있습니다.
1) 교안에서 요구하는 문법으로 설계한 코드
2) 테스트벤치
3) 시뮬레이션
4) 핀 넘버
각각
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,
목차
1. 실험 결과
1) One bit 반가산기
2) One bit 전가산기
3) Four-bit 가산기
4) Four-bit Comparator
2. 토의
3. 결론
4. 참고
|
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 6주차 예비+결과(코드포함) Sequential_Logic_Design_I Flip-Flop, Register and SIPO
목차
1. 07_post.docx
2. 07_pre.docx
1. 07_post.docx
07_post. docx 파일은 Sequential Logic Design I의 Flip-Flop, Register, SIPO(Sin
|
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter
목차
1. 08_post.docx
2. 08_pre.docx
1. 08_post.docx
08_post. docx는 전자전기컴퓨터설계실험2의 7주차 예비 및
|
|
|
|
전전설II 4주차 예비 - Combinational-1은 디지털 전자 회로 설계의 기본 개념 중 하나인 조합 논리 회로에 대한 이해를 돕기 위한 실습이다. 조합 논리 회로는 입력 신호에 따라 결정되는 출력 신호를 생성하는 회로로, 플립플롭이나 메모리를 포함
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,
소개글
각 실험마다 아래의 내용이 포함되어 있습니다.
1) 교안에서 요구하는 문법을 사용한 코드
2) 테스트벤치
3) 시뮬
|
|
|
포함하지 않는다. 이 회로는 기본적으로 논리 게이트를 이용해 구성되며, 다양한 논리적 기능을 수행할 수 있는 특징이 있다. 본 실험에서는 주어진 문제를 해결하기 위해 필요한 조합 1. 실험 목적
2. 배경 이론
3. 실험 장치
4. 실험
|
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control
목차
1. 09_post.docx
2. 09_pre.docx
1. 09_post.docx
이번 주차 실험에서는 7-segment 디스플레이와 피에조 드라이버를 제
|
|
메뉴펼치기
