|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 9주차 예비+결과(코드포함) Application_Design_II Text-LCD Control.
목차
1. 10_post.docx
2. 10_pre.docx
1. 10_post.docx
10_post. docx는 전자전기컴퓨터설계실험2의 아홉 번째 주차 실험 결과를 정
|
|
|
포함하지 않는다. 이러한 회로는 다양한 논리 게이트를 조합하여 만들어지며, 간단한 연산부터 복잡한 기능까지 구현할 수 있다. 본 실험에서는 주어진 문제를 해결하기 위해 필요한 조합 회로를 설계하고, 이를 통해 논리 게이트의 기능을
|
|
|
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates
소개글
"서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과레포트와 예비레포트 2주차 Lab02 Schematic Design with Logic Gates"
|
|
|
서울시립대 전자전기설계2(전전설2) 4주차 사전보고서
목차
1. always 구문과 initial 구문의 차이점에 대하여 조사하시오.
2. 테스트벤치 구문에서 20ns 주기로 1과 0을 토글링 하는 신호를 생성하는 코드를 작성하시오.
3. 2‘s complement(2진 보
|
|
|
|
시립대 전전설2 Velilog 결과리포트 4주차
목차
1. 실험 목적
2. 배경 이론
3. 실험 장비
4. 시뮬레이션 결과와 실험 결과의 비교
5. 코드 분석 및 고찰
6. 결론
7. 참고문헌
1. 실험 목적
시립대 전자전기설계 2에서 실시한 Velilog
|
|
|
|
전전설II] 1주차 예비 - TTL.docx
2. [전전설II] 1주차_결과 - TTL.docx
3. 성적표 인증-전전설2-WISE.jpg
4. 성적표 인증-전전설2-성적증명서.jpg
1. [전전설II] 1주차 예비 - TTL.docx
전전설 II의 1주차 예비 교육은 TTL(Transistor-Transistor Logic)의 기초
|
|
|
|
AND, OR, NOT 게이트와 같은 기본적인 논리 함수들이 포함되며, 이들 각각이 어떻게 가. 실험목표
나. 이론적배경
다.Simulation
1.OR 게이트 논리 회로 실험
2.XOR 게이트 논리 회로 실험
3.반가산기 회로 실험
라.결론
마.참고문헌
|
|
|
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,
소개글
각 실험마다 아래의 내용이 포함되어 있습니다.
1) 교안에서 요구하는 문법을 사용한 코드
2) 테스트벤치
3) 시뮬레
|
|
|
logic vector y이다.
Enw를 내부 시그널로 선언했다.
이는 En과 w를 연결한 5비트짜리 logic vector 이다.
y의 값은 Enw 값에 매칭되는 w 값이다.
En이 ‘0’일 때 F는 무조건 ‘0’이다
(0 when others) Ⅰ. Introduction
Ⅱ. Design With 8 to 1 MUX
A. 8 to 1 MUX
|
|
|
서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가
|
|
메뉴펼치기
